| 发明名称 | CMOS器件及制造方法 | ||
| 摘要 | 一种CMOS器件及制造方法。所述CMOS器件包括：形成于衬底中的PMOS管和NMOS管，NMOS管所在掺杂区底部的衬底中具有深N阱，所述深N阱相对NMOS所在掺杂区底部的面积大于NMOS管所在掺杂区的底部面积；NMOS管所在掺杂区周边为N型掺杂区所包围，其中至少一个N型掺杂区与所述深N阱部分相连，PMOS管所在掺杂区的周边为P型掺杂区所包围。所述CMOS器件避免了其中的寄生PNP管和寄生NPN管构成的寄生硅控整流器出现“闩锁效应”。由于无需通过增加NMOS管和PMOS管间的距离来抑制“闩锁效应”，因此节省了面积。 | ||
| 申请公布号 | CN101996996A | 申请公布日期 | 2011.03.30 |
| 申请号 | CN200910194451.2 | 申请日期 | 2009.08.17 |
| 申请人 | 上海宏力半导体制造有限公司 | 发明人 | 何军 |
| 分类号 | H01L27/092(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L29/36(2006.01)I;H01L21/8238(2006.01)I | 主分类号 | H01L27/092(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 李丽 |
| 主权项 | 一种CMOS器件，包括：形成于衬底中的PMOS管和NMOS管，其特征在于，NMOS管所在掺杂区底部的衬底中具有深N阱，所述深N阱相对NMOS所在掺杂区底部的面积大于NMOS管所在掺杂区的底部面积；NMOS管所在掺杂区周边为N型掺杂区所包围，其中至少一个N型掺杂区与所述深N阱部分相连，PMOS管所在掺杂区的周边为P型掺杂区所包围。 | ||
| 地址 | 201203 上海市浦东张江高科技园区祖冲之路1399号 | ||