一种基于FPGA实现的分数分频方法以及分数分频器

摘要

本发明提供一种基于FPGA实现的分数分频方法以及分数分频器，所述分数分频器包括频率值确定单元，误差初始化单元，误差判定单元，误差更新单元，时钟产生单元；其中，输入时钟到频率值确定单元后，频率值确定单元经过对输入时钟的分析，确定出输入时钟的频率，根据需要分频得到的时钟频率值f2确定输入时钟的频率值f1，f1和f2，初始化后的误差进入到误差判定单元，根据误差值的判定去驱动时钟产生单元，进行时钟输出。在下一个输入时钟周期进行误差的更新，误差更新之后，进入到误差判定单元，根据误差值的判定去驱动时钟产生单元，进行时钟输出。该分数分频器结构简单、噪声小、占空比均匀、时钟相位抖动小、占用FPGA资源量少。

主权项

一种基于FPGA实现的分数分频方法，其特征在于，包括步骤：a)获取输入时钟信号；b)侦测所述时钟信号的频率值；c)根据输出时钟频率要求的最小分辨率为单位确定输入时钟频率值f1和输出分频时钟频率值f2。