发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供一种半导体器件及其制造方法,该半导体器件包括:半导体衬底,具有设置有半导体元件的至少一个表面,其中所述半导体衬底包括:第一导电类型的区域,所述区域形成在所述半导体衬底的表面层部分中;第二导电类型的第一扩散区,所述第一扩散区具有第一杂质浓度并形成在所述表面层部分中,并在所述第一扩散区和所述第一导电类型的区域之间形成有pn结;以及第一金属硅化物膜,形成在对应于所述第一扩散区的一部分表面的部分上。 |
申请公布号 |
CN101989612A |
申请公布日期 |
2011.03.23 |
申请号 |
CN201010243237.4 |
申请日期 |
2010.07.30 |
申请人 |
富士通半导体股份有限公司 |
发明人 |
片山雅也 |
分类号 |
H01L27/146(2006.01)I;H01L31/103(2006.01)I |
主分类号 |
H01L27/146(2006.01)I |
代理机构 |
隆天国际知识产权代理有限公司 72003 |
代理人 |
郑小军;陈昌柏 |
主权项 |
一种半导体器件,包括:半导体衬底,具有设置有半导体元件的至少一个表面;其中,所述半导体衬底包括:第一导电类型的区域,所述区域形成在所述半导体衬底的表面层部分中;第二导电类型的第一扩散区,所述第一扩散区具有第一杂质浓度并形成在所述表面层部分中,并且在所述第一扩散区和所述第一导电类型的区域之间形成有pn结;第一金属硅化物膜,形成在所述第一扩散区的一部分上;以及第一导电类型的遮蔽层,所述遮蔽层形成为与所述第一金属硅化物膜分离并围绕所述第一金属硅化物膜,并且在所述遮蔽层和所述第一扩散区之间形成有pn结。 |
地址 |
日本神奈川县 |