| 主权项 |
一种记忆体控制系统，包含有：一控制单元，系根据一基频时脉讯号产生一微处理器时脉讯号，该微处理器时脉讯号包含至少一第一期间与至少一第二期间，且该第二期间小于该第一期间；一串列储存装置，系用以储存复数个位址对应之资料且依据该基频时脉来操作；以及一微处理器，根据该基频时脉讯号于该第一期间输出一该位址，且于该第一期间至该串列储存装置撷取对应该位址之资料，并依据该基频时脉讯号于该第二期间执行该资料指示之至少一动作其中，输出该位址与撷取该资料之该第一期间之时间顺序系在执行该至少一动作之该第二期间之前，且输出该位址之操作频率、撷取该资料与执行该至少一动作之操作频率系同于该串列储存装置之操作频率。如申请专利范围第1项记载之记忆体控制系统，其中该串列储存装置为一串列型唯读记忆体、或一串列型快闪唯读记忆体。如申请专利范围第1项记载之记忆体控制系统，其中该串列储存装置于该第一期间解码该微处理器输出之指令码、位址码、以读取对应该位址之资料。如申请专利范围第1项记载之记忆体控制系统，更包含一并列串列转换单元，该并列串列转换单元系用以将自微处理器并列输入之讯号转换为串列输出之讯号，且将由串列储存装置中串列输入之资料转换为并列输出资料。如申请专利范围第4项记载之记忆体控制系统，其中该并列串列转换单元系内建于该控制单元中。如申请专利范围第4项记载之记忆体控制系统，其中该并列串列转换单元系内建于该微处理器中。如申请专利范围第1项记载之记忆体控制系统，其中该资料为唯读记忆体程式码(ROM Code)。一种记忆体资料读取方法，包含有：根据一基频时脉讯号产生一微处理器时脉讯号，其中该微处理器时脉讯号包含至少一第一期间与至少一第二期间，且该第二期间小于该第一期间；以及根据该基频时脉讯号于该第一期间输出一位址，且根据该基频时脉讯号于该第一期间至一串列储存装置撷取对应该位址之资料，并根据该基频时脉讯号于该第二期间执行该资料指示之至少一动作其中，输出该位址与撷取该资料之该第一期间之时间顺序系在执行该至少一动作之该第二期间之前，且输出该位址之操作频率、撷取该资料与执行该至少一动作之操作频率系同于该串列储存装置之操作频率。如申请专利范围第8项记载之记忆体资料读取方法，其中该串列储存装置为一串列型唯读记忆体、或一串列型快闪唯读记忆体。如申请专利范围第8项记载之记忆体资料读取方法，其中该资料为唯读记忆体程式码(ROM Code)。 |
