| 主权项 |
一种限制器电路，包含：a)一差动放大器电路，具有一非反相与一反相输入，该反相输入以一输入信号馈入至该限制器电路；b)一驱动电路，系以该差动放大器之一输出馈入之；c)一MOS电晶体，具有一源极、一汲极与一闸极，该MOS电晶体之源极与汲极两者其一连接到该驱动电路之一输出，该MOS电晶体的源极与汲极两者之另一者连接该差动放大器之该非反相输入，该MOS电晶体之该闸极以一预定电压施加之，以及；d)一负载电路，连接该MOS电晶体之源极与汲极两者之该另一者。一种限制器电路，包含：a)一差动放大器电路，具有一非反相与一反相输入，该反相输入以一输入信号馈入至该限制器电路；b)一驱动电路，系以该差动放大器之一输出馈入之，该驱动电路之一输出连接该差动放大器的非反相输入；c)一MOS电晶体，具有一源极、一汲极与一闸极，该MOS电晶体之源极与汲极两者其一连接到该驱动电路之输出，该MOS电晶体之该闸极以一预定电压施加之，以及；d)一负载电路，连接该MOS电晶体之源极与汲极两者之该另一者。如申请专利范围第1项之限制器电路，其中该MOS电晶体系为一空乏型MOS电晶体。如申请专利范围第2项之限制器电路，其中该MOS电晶体系为一空乏型MOS电晶体。如申请专利范围第1项之限制器电路，更包含一放大器，该放大器配置于该电晶体之源极和汲极两者之该另一者与该差动放大器之非反相输入之间。如申请专利范围第2项之限制器电路，更包含一放大器，该放大器配置于该电晶体之源极和汲极两者其一与该差动放大器之该非反相输入之间。如申请专利范围第1项之限制器电路，其中该驱动电路系为一Nch－MOS电晶体。如申请专利范围第2项之限制器电路，其中该驱动电路系为一Nch－MOS电晶体。如申请专利范围第1项之限制器电路，其中该驱动电路系为一Pch－MOS电晶体。如申请专利范围第2项之限制器电路，其中该驱动电路系为一Pch－MOS电晶体。如申请专利范围第1项之限制器电路，其中该负载电路系为一定电流源。如申请专利范围第2项之限制器电路，其中该负载电路系为一定电流源。一种半导体设备，包含：如申请专利范围第1项之限制器电路；一第一电压源，为供应一第一操作电压到该限制器电路而配置；一第二电路，以该限制器电路之一输出信号馈入之，以及；一第二电压源，为供应一第二操作电压到该第二电路而配置，该第二操作电压系低于该第一操作电压；其中该MOS电晶体之该闸极连接该第二电压源。一种半导体设备，包含：如申请专利范围第2项之限制器电路；一第一电压源，为供应一第一操作电压到该限制器电路而配置；一第二电路，以该限制器电路之一输出信号馈入之，以及；一第二电压源，为供应一第二操作电压到该第二电路而配置，该第二操作电压系低于该第一操作电压；其中该MOS电晶体之该闸极连接该第二电压源。一种限制器电路，用以限制一输出信号于一预定范围，包含：a)一差动放大器电路，具有一非反相与一反相输入，该反相输入系以一输入信号馈入至该限制器电路；b)一驱动电路，系以该差动放大器之一输出馈入之；c)一回馈路径，为连接该驱动电路之一输出到该非反相输入而设置，以及；d)一交换装置，为运作以限制该限制器电路之一输出信号位准于一第一预定限制值或更低。如申请专利范围第15项之限制器电路，其中该交换装置设置于该驱动电路与该非反相输入之间，以及，在该非反相输入上之电压超过一第二预定限制值之状况下，该限制器电路运作以限制该限制器电路之该输出信号位准。如申请专利范围第15项之限制器电路，其中该交换装置系为一具有一源极、一汲极与一闸极之MOS电晶体，该MOS电晶体之源极与汲极两者其一连接于该驱动电路之该输出，该MOS电晶体之源极与汲极两者之另一者连接于该差动放大器之该非反相输入，以及将用以定义该第一预定限制值之电压施加到该MOS电晶体之该闸极。如申请专利范围第15项之限制器电路，更包含一为供应一操作电压到该驱动电路而设置之电压源，其中该交换装置系为一具有一源极、一汲极与一闸极之MOS电晶体，该MOS电晶体之源极与汲极两者其一连接到该驱动电路之输出，该MOS电晶体的源极与汲极两者之另一者连接至该电压源，以及将用以定义该第一预定限制值之电压施加到该MOS电晶体之该闸极。如申请专利范围第17项之限制器电路，其中该MOS电晶体系为一空乏型MOS电晶体。如申请专利范围第18项之限制器电路，其中该MOS电晶体系为一空乏型MOS电晶体。如申请专利范围第15项之限制器电路，更包含一置入于该回馈路径中之放大器。 |
