| 主权项 |
一种匹配滤波器，用以判断在一输入资料之一搜寻范围中的复数相关值，包括：一伪杂讯码产生器，用以产生复数伪杂讯码序列，每个伪杂讯码序列包括藉由一第一时间所间隔之至少一第一与一第二伪杂讯码，且任何两个相邻的伪杂讯码序列系藉由一第二时间而隔开；以及一相关模组，包括：复数相关器，每个相关器系用以将上述输入资料与来自上述伪杂讯码序列之对应序列执行相关操作而产生复数相关值；以及一排序模组，用以排序上述相关值，其中上述第一时间系大于上述第二时间与上述相关器之数量的乘积。如申请专利范围第1项所述之匹配滤波器，其中上述伪杂讯码产生器包括：一主伪杂讯码产生器，用以产生上述第一伪杂讯码以及上述第二伪杂讯码；以及一控制器，耦接至上述主伪杂讯码产生器，致能上述主伪杂讯码产生器而产生上述第一伪杂讯码，去能上述主伪杂讯码产生器而将上述第一伪杂讯码延迟上述第一时间。如申请专利范围第2项所述之匹配滤波器，其中上述伪杂讯码产生器更包括耦接至上述主伪杂讯码产生器以及上述控制器的一参考伪杂讯码产生器，用以产生一参考伪杂讯码，其中上述控制器更致能上述参考伪杂讯码产生器以产生上述参考伪杂讯码至上述主伪杂讯码产生器而产生上述第一与第二伪杂讯码。如申请专利范围第1项所述之匹配滤波器，其中上述第一时间系处于上述输入资料的搜寻范围内。如申请专利范围第1项所述之匹配滤波器，其中上述输入资料包括同相与正交分量。如申请专利范围第1项所述之匹配滤波器，其中上述伪杂讯码产生器更延迟与复数通道码有关的一段时间。如申请专利范围第1项所述之匹配滤波器，其中上述伪杂讯码产生器包括用以产生3GPP标准之生成多项式的线性回授移位暂存器。一种判断装置，用以判断在一输入资料之一搜寻范围中的复数多路径相关值，包括：一伪杂讯码产生器，用以产生分别对应于上述输入资料的一第一与一第二分量之一第一与一第二伪杂讯码，其中上述第一与第二伪杂讯码系藉由以上述搜寻范围为基础之一第一时间所间隔；以及一相关器，耦接至上述伪杂讯码产生器，用以将上述输入资料与上述第一伪杂讯码以及上述第二伪杂讯码执行相关操作而产生一第一相关值以及一第二相关值；其中上述伪杂讯码产生器包括：一主伪杂讯码产生器，用以产生上述第一伪杂讯码以及上述第二伪杂讯码；以及一控制器，耦接至上述主伪杂讯码产生器，致能上述主伪杂讯码产生器而产生上述第一伪杂讯码，去能上述主伪杂讯码产生器而将上述第一伪杂讯码延迟上述第一时间，并且致能上述主伪杂讯码产生器以产生上述第二伪杂讯码。如申请专利范围第8项所述之判断装置，更包括耦接至上述相关器之一资料合并器，从上述第一与第二相关值中判断具有一较高相关值之上述输入资料之主要分量。如申请专利范围第8项所述之判断装置，其中上述伪杂讯码产生器更包括耦接至上述主伪杂讯码产生器以及上述控制器的一参考伪杂讯码产生器，用以产生一参考伪杂讯码，其中上述控制器更致能上述参考伪杂讯码产生器以产生上述参考伪杂讯码至上述主伪杂讯码产生器而产生上述第一与第二伪杂讯码。如申请专利范围第8项所述之判断装置，其中上述第一时间系于上述输入资料的多路径搜寻范围内。如申请专利范围第8项所述之判断装置，其中上述伪杂讯码产生器更延迟与复数通道码有关的一段时间。如申请专利范围第8项所述之判断装置，更包括：一时间延迟模组，耦接至上述伪杂讯码产生器，用以延迟上述第一伪杂讯码与第二伪杂讯码而产生分别落后上述第一与第二伪杂讯码一第二时间的一第三伪杂讯码以及一第四伪杂讯码；以及一第二相关器，耦接至上述时间延迟模组，用以将上述输入资料与上述第三伪杂讯码与第四伪杂讯码执行相关操作而产生一第三相关值以及一第四相关值；以及其中一资料合并器更耦接至上述第二相关器，并判断在上述第一、第二、第三与第四相关值中具有较高相关值之主要多路径成分。如申请专利范围第13项所述之判断装置，其中上述第一时间系大于上述第二时间的某一倍数。如申请专利范围第8项所述之判断装置，其中上述伪杂讯码产生器包括用以产生3GPP标准之生成多项式的线性回授移位暂存器。一种搜寻方法，适用于在一输入资料之一搜寻范围内执行搜寻，包括：产生对应于上述输入资料之一第一成份的一第一伪杂讯码；产生对应于上述输入资料之一第二成份的一第二伪杂讯码，其中上述第二伪杂讯码系延迟上述第一伪杂讯码一第一时间；对上述输入资料与第一伪杂讯码以及第二伪杂讯码执行相关操作而产生一第一相关值以及一第二相关值；以及从上述第一与第二相关值判断一主要成分；产生延迟上述第一伪杂讯码一第二时间的一第三伪杂讯码；产生延迟上述第二伪杂讯码上述第二时间的一第四伪杂讯码；以及将上述输入资料与上述第三伪杂讯码以及第四伪杂讯码执行相关操作而产生一第三相关值以及一第四相关值。如申请专利范围第16项所述之搜寻方法，其中上述第一与第二伪杂讯码系根据一参考伪杂讯码而产生。如申请专利范围第16项所述之搜寻方法，其中上述第一时间系大于上述第二时间的某一倍数。 |
