| 主权项 |
一种类比/数位变换电路，其将所输入之类比信号变换为数位信号，且包含：第1放大部，系分别放大上述类比信号与复数个基准信号之位准差，并且输出与该放大结果对应之复数个差动信号；第2放大部，系分别放大自上述第1放大部所输出之复数个差动信号，并且输出与该放大结果对应之复数个差动信号；比较部，系分别比较自上述第2放大部所输出之复数个差动信号之成对信号，并且输出与该比较结果对应之复数个二进制信号；第1平均化部，系含有连接上述第1放大部之输出端子之间的复数个平均化用电阻元件；第2平均化部，系含有连接上述第2放大部之输出端子之间的复数个平均化用电阻元件；以及第3平均化部，系分别对自上述比较部所输出之复数个二进制信号各者，进行其与其他特定数量二进制信号间的多数决逻辑运算之平均化处理；上述第1放大部及上述第2放大部中之至少一者包含有：差动放大电路，系放大所输入之差动信号者；及电压随耦器电路，系输入自上述差动放大电路所输出之差动信号，并且将与该输入之差动信号之电压差所对应的差动电压输出至上述第1放大部及上述第2放大部中之至少一者之输出端子；其中上述电压随耦器电路之输出阻抗，与经上述输出端子而连接于该电压随耦器电路之上述电阻元件之电阻值间的阻抗比，系具有特定值。如请求项1之类比/数位变换电路，其中上述电压随耦器电路包含有：第1电晶体，系将自上述差动放大电路所输出之差动信号之成对信号其中一者，作为控制信号而加以输入；第2电晶体，系将自上述差动放大电路所输出之差动信号之成对信号另一者，作为控制信号而加以输入；第1定电流电路，系连接于上述第1电晶体；以及第2定电流电路，系连接于上述第2电晶体；且将上述第1电晶体及上述第1定电流电路之连接点所产生的电压，与上述第2电晶体及上述第2定电流电路之连接点所产生的电压间之差，作为差动电压而输出至上述输出端子；上述第1定电流电路及上述第2定电流电路，系产生将上述阻抗比调整为具有上述特定值之恒定电流。如请求项2之类比/数位变换电路，其包含：检测电路，系输出与上述阻抗比对应之检测信号；以及控制电路，系依上述检测信号而控制流动于上述第1定电流电路及上述第2定电流电路中之电流。一种类比/数位变换电路，其将所输入之类比信号变换为数位信号，且包含：第1放大部，系分别放大上述类比信号与复数个基准信号之位准差，并且输出与该放大结果对应之复数个差动信号；第2放大部，系分别放大自上述第1放大部所输出之复数个差动信号，并且输出与该放大结果对应之复数个差动信号；比较部，系分别比较自上述第2放大部所输出之复数个差动信号之成对信号，并且输出与该比较结果对应之复数个二进制信号；第1平均化部，系含有连接上述第1放大部之输出端子之间的复数个平均化用电阻元件；第2平均化部，系含有连接上述第2放大部之输出端子之间的复数个平均化用电阻元件；及第3平均化部，系分别对自上述比较部所输出之复数个二进制信号各者，进行其与其他特定数量二进制信号间的多数决逻辑运算之平均化处理；上述第2放大部包含有：第1差动放大电路，其系放大上述第1放大部之至少一个差动信号，该至少一个差动信号系与上述数位信号之特定高阶位元相关；折叠电路，其系含有将自上述第1放大部所输出之复数个差动信号之至少一部分放大之复数个第2差动放大电路，并且以特定之组合而合成自该等复数个第2差动放大电路所输出之差动信号，藉此，产生复数个折叠信号，该复数个折叠信号系产生差动信号之极性反转时之上述类比信号的位准各不相同者；及插值电路，其系依上述折叠电路所产生之复数个折叠信号，而产生至少一个插值折叠信号，该至少一个插值折叠信号系产生差动信号之极性反转时的上述类比信号之位准与该等复数个折叠信号中之任一者均不相同者；且上述比较部系分别比较自上述第1差动放大电路所输出之差动信号、上述复数个折叠信号、以及上述插值折叠信号之成对信号，并且输出与该比较结果对应之复数个二进制信号。如请求项4之类比/数位变换电路，其中上述折叠电路系将上述复数个折叠信号分别作为差动电流而加以产生，上述插值电路系对上述折叠电路中作为差动电流所产生之复数个折叠信号，分别给予特定之加权并合成，藉此将上述插值折叠信号作为差动电流而产生。如请求项5之类比/数位变换电路，其中上述比较部系比较作为差动电流所产生的上述插值折叠信号之成对电流之差，并且输出与该比较结果对应之二进制信号。如请求项5之类比/数位变换电路，系包含有将作为差动电流所产生之上述插值折叠信号变换为差动电压之电流电压变换电路，且上述比较部系比较上述电流电压变换电路中经变换之差动电压的成对电压之差，并输出与该比较结果对应之二进制信号。如请求项4之类比/数位变换电路，其中上述插值电路产生复数个合成析叠信号，前述复数个合成折叠信号系差动信号产生极性反转时的上述类比信号之位准，分别与上述复数个折叠信号相等者；且上述比较部系输入上述复数个合成折叠信号以作为上述复数个折叠信号，并且输出与其对应之二进制信号。一种类比/数位变换电路，其将所输入之类比信号变换为数位信号，且包含：第1放大部，系分别放大上述类比信号与复数个基准信号之位准差，并且输出与该放大结果对应之复数个差动信号；第2放大部，系分别放大自上述第1放大部所输出之复数个差动信号，并且输出与该放大结果对应之复数个差动信号；比较部，系分别比较自上述第2放大部所输出之复数个差动信号之成对信号，并且输出与该比较结果对应之复数个二进制信号；第1平均化部，系含有连接上述第1放大部之输出端子之间的复数个平均化用电阻元件；第2平均化部，系含有连接上述第2放大部之输出端子之间的复数个平均化用电阻元件；及第3平均化部，系分别对自上述比较部所输出之复数个二进制信号各者，进行其与其他特定数量二进制信号间的多数决逻辑运算之平均化处理；其中上述第1平均化部之平均化用电阻元件系将对上述第1放大部之复数个输出端子依据使其输出的差动信号产生极性反转的上述类比信号之位准而赋予了顺序之情形下的该顺序中邻接之输出端子彼此加以连接；上述第2平均化部之平均化用电阻元件系将对上述第2放大部之复数个输出端子依据使其输出的差动信号产生极性反转的上述类比信号之位准而赋予了顺序之情形下的该顺序中邻接之输出端子彼此加以连接。一种类比/数位变换电路，其将所输入之类比信号变换为数位信号，且包含：第1放大部，系分别放大上述类比信号与复数个基准信号之位准差，并且输出与该放大结果对应之复数个差动信号；第2放大部，系分别放大自上述第1放大部所输出之复数个差动信号，并且输出与该放大结果对应之复数个差动信号；比较部，系分别比较自上述第2放大部所输出之复数个差动信号之成对信号，并且输出与该比较结果对应之复数个二进制信号；第1平均化部，系含有连接上述第1放大部之输出端子之间的复数个平均化用电阻元件；第2平均化部，系含有连接上述第2放大部之输出端子之间的复数个平均化用电阻元件；及第3平均化部，系分别对自上述比较部所输出之复数个二进制信号各者，进行其与其他特定数量二进制信号间的多数决逻辑运算之平均化处理；其中上述第3平均化部系对将上述比较部之复数个二进制信号依据使其产生逻辑反转的上述类比信号之位准而赋予了顺序之情形下的该顺序中相邻接之特定数量的二进制信号组之各组，进行多数决逻辑运算。 |
