| 主权项 |
一种检查类比信号之频率成分之方法，其包含：(A)利用第一ADC在一速率FS下对该类比信号进行取样，以产生数位值i>D1/i>；(B)利用第二ADC在该速率FS下对该类比信号进行取样，以产生数位值i>D2/i>，其中，该第二ADC在比该第一ADC迟一关于该类比信号的延迟间隔TAU的情况下进行取样；(C)计算i>D1/i>相对于i>D2/i>的一交错频谱；及(D)回应于该交错频谱而识别该类比信号之一或多个频率分量。如申请专利范围第1项之方法，其中该交错频谱具有复数个区间，每一区间具有一关联振幅及一关联相位，且其中该识别一或多个频率分量之步骤(D)包含：对于该复数个区间之至少一者而言，将与该各别区间相关联之相位除以一与该延迟间隔TAU成比例的数字。如申请专利范围第2项之方法，其中该与该延迟间隔TAU成比例的数字等于2*PI*TAU。如申请专利范围第2项之方法，其进一步包含将每一识别频率分量之一振幅指派为该交错频谱之该各别区间之振幅。如申请专利范围第1项之方法，其中该间隔TAU为1/FS之一整数约数。如申请专利范围第1项之方法，其中该间隔TAU并非1/FS之一整数约数。如申请专利范围第1项之方法，其在该步骤(A)之前进一步包含：(i)将具有已知频率之一校准信号施加至该第一ADC及该第二ADC；(ii)利用该第一ADC及该第二ADC在速率FS下对该校准信号进行取样，以分别产生数位值i>D1/i>及i>D2/i>，其中，该第二ADC在此该第一ADC为迟之关于该校准信号的该延迟间隔TAU的情况下对该校准信号进行取样；(iii)计算i>D1/i>相对于i>D2/i>的一交错频谱，该交错频谱具有复数个区间，每一区间具有一关联振幅及一关联相位；(iv)识别该交错频谱中对应于该已知频率之一区间；及(v)回应于该校准信号之该已知频率及该交错频谱之处于该识别区间上之所计算相位，而产生一校准因数，以随后用于将交错频谱相位值转换成输入频率值。如申请专利范围第7项之方法，其中该校准因数为一数字，该交错频谱之相位值可与该数字相乘而产生频率值。如申请专利范围第7项之方法，其进一步包含：针对具有不同已知频率之校准信号而重复步骤(i)至(v)，以产生不同的校准因数。如申请专利范围第1项之方法，其在该步骤(A)之前进一步包含：(i)将一具有复数个已知频率分量之校准信号施加至该第一ADC及该第二ADC；(ii)利用该第一ADC及该第二ADC在该速率FS下对该校准信号进行取样，以分别产生数位值i>D1/i>及i>D2/i>，其中，该第二ADC在比该第一ADC迟关于该校准信号的该延迟间隔TAU的情况下对该校准信号进行取样；(iii)计算i>D1/i>相对于i>D2/i>的一交错频谱，该交错频谱具有复数个区间，每一区间具有一关联振幅及一关联相位；(iv)识别该交错频谱之对应于该复数个已知频率分量之复数个区间；及(v)回应于该校准信号之已知频率分量及该交错频谱之处于该等识别区间上之所计算相位，而产生复数个校准因数，以随后用于将相位值转换成输入频率值。如申请专利范围第1项之方法，其进一步包含改变该延迟间隔TAU以得到一所要的延迟值。如申请专利范围第1项之方法，其中该类比信号为由一UUT(被测单元)所产生的、作为该UUT之一测试过程之部分的一输出信号。如申请专利范围第11项之方法，其在步骤(A)之前进一步包含：对该类比信号进行滤波，以将其频率成分限制于一单个奈奎斯特频带。一种用于检查一类比信号之频率成分之电路，其包含：一类比输入；一第一时脉输入，其用于提供一第一时脉信号；一第二时脉输入，其用于提供一第二时脉信号，其中该第二时脉信号相对于该第一时脉信号而延迟；一第一ADC，其具有一耦接至该类比输入之输入端、一用于产生一数位输出信号i>D1/i>之输出端，及一耦接至该第一时脉输入之时脉输入端；一第二ADC，其具有一耦接至该类比输入之输入端、一用于产生一数位输出信号i>D2/i>之输出端，及一耦接至该第二时脉输入之时脉输入端；一耦接至该第一ADC及该第二ADC之该等输出的交错频谱处理器，该交错频谱处理器经构建及配置以用于计算i>D1/i>相对于i>D2/i>的一交错频谱；及一耦接至该交错频谱处理器之频谱处理器，该频谱处理器经构建及配置以用于自i>D1/i>相对于i>D2/i>的该交错频谱提取关于该类比信号之该频率成分的资讯。如申请专利范围第14项之电路，其进一步包含一耦接至该频谱处理器之校准记忆体，以用于储存使交错频谱相位值与输入频率值相关的至少一个校准因数。如申请专利范围第14项之电路，其进一步包含有选择性地耦接至该类比输入之校准源，以用于施加具有已知频率成分之信号。如申请专利范围第14项之电路，其进一步包含与该类比输入串联耦接的滤波器。一种用于检查一类比信号之频率成分之电路，其包含：一类比输入；一第一ADC，其具有一耦接至该类比输入之输入端及用于产生一数位输出信号i>D1/i>之输出端；一第二ADC，其具有一耦接至该类比输入之输入端及用于产生一数位输出信号i>D2/i>输出端；用于使该第二ADC之转换相对于该第一ADC而延迟的构件；用于计算i>D1/i>相对于i>D2/i>之一交错频谱的构件；及用于自该用于计算一交错频谱之构件提取该类比信号之频率成分的构件。如申请专利范围第18项之电路，其进一步包含一耦接至该用于提取之构件的校准记忆体，以储存用于自交错频谱资讯提取频率资讯之至少一个校准因数。如申请专利范围第18项之电路，其进一步包含一耦接于该类比输入与该第一ADC及该第二ADC之间的类比滤波器。 |
