| 发明名称 | 半导体器件 | ||
| 摘要 | 提供具有能够进行雪崩写入的存储单元阵列的半导体器件。具有：第一存储单元(MC)，其具有第一存储晶体管(MT)和第一选择晶体管(ST)；第二存储单元(MC)，其具有第二存储晶体管(MT)和第二选择晶体管(ST)；第一字线(WL1)，其与第一存储晶体管(MT)的栅电极及第二选择晶体管(MT)的栅电极电连接；第二字线(WL2)，其与第二存储晶体管(MT)的栅电极及第一选择晶体管(ST)的栅电极电连接；源线(SL)，其与第一存储晶体管(MT)的源极区域及第二存储晶体管(MT)的源极区域电连接。 | ||
| 申请公布号 | CN101983423A | 申请公布日期 | 2011.03.02 |
| 申请号 | CN200880128431.9 | 申请日期 | 2008.03.31 |
| 申请人 | 富士通半导体股份有限公司 | 发明人 | 鸟井智史 |
| 分类号 | H01L21/8247(2006.01)I;H01L27/115(2006.01)I;H01L29/788(2006.01)I;H01L29/792(2006.01)I | 主分类号 | H01L21/8247(2006.01)I |
| 代理机构 | 隆天国际知识产权代理有限公司 72003 | 代理人 | 浦柏明;徐恕 |
| 主权项 | 一种半导体器件，其特征在于，具有：第一存储单元，其具有第一存储晶体管和第一选择晶体管；第二存储单元，其具有第二存储晶体管和第二选择晶体管；第一字线，其与上述第一存储晶体管的栅电极和上述第二选择晶体管的栅电极电连接；第二字线，其与上述第二存储晶体管的栅电极和上述第一选择晶体管的栅电极电连接；第一源线，其与上述第一存储晶体管的源极区域和上述第二存储晶体管的源极区域电连接。 | ||
| 地址 | 日本神奈川县 | ||