发明名称 |
基于FPGA实现的JTAG测试方法 |
摘要 |
基于FPGA实现的JTAG测试方法,FPGA通过JTAG接口以及探针与待测电路板连接,在通过JTAG接口进行测试的同时,利用FPGA接出来的探针与待测电路板监测点连接,以读取测试中各个点的数据变化。然后最后由FPGA通过异步串口电路发送给PC或者微处理器进行数据分析和判定。本发明可以准确判断BGA芯片的焊接缺陷以及周围电路的焊接情况。 |
申请公布号 |
CN101980036A |
申请公布日期 |
2011.02.23 |
申请号 |
CN201010516760.X |
申请日期 |
2010.10.22 |
申请人 |
福建鑫诺通讯技术有限公司 |
发明人 |
刘文庆 |
分类号 |
G01R31/3185(2006.01)I;G05B19/05(2006.01)I |
主分类号 |
G01R31/3185(2006.01)I |
代理机构 |
福州市鼓楼区京华专利事务所(普通合伙) 35212 |
代理人 |
翁素华 |
主权项 |
基于FPGA实现的JTAG测试方法,其特征在于:包括如下步骤:步骤一:通过PC或者微处理器配置FPGA的采样接口电路的IO口输入输出方向,来确定各个探针是输入还是输出,并配置需要屏蔽的或者需要忽略的测试点的相关数据;步骤二:通过PC或者微处理器向FPGA内部的系统控制状态机发送测试指令,FPGA的系统控制状态机经过对指令的接收,分析处理后,再进行执行;步骤三:在系统控制状态机的控制下,JTAG接口状态机发送JTAG数据;步骤四:在JTAG接口状态机发送JTAG数据的同时,系统控制状态机将TDO接收到的数据和采样接口电路接收的数据存储到寄存器阵列和数据存储区中;步骤五:系统控制状态机在完成测试后,向PC机或微处理器发送测试结束状态;步骤六:由PC或者微处理器发起读取测试数据指令,FPGA的系统控制状态机将存储的数据通过异步串口电路的串口发送给PC或微处理器,从而完成测试;步骤七:PC或者微处理器根据接收到的测试数据进行逐个分析,分别对短路、开路、呆滞0、呆滞1进行分析,最终形成测试报告。 |
地址 |
350000 福建省福州市鼓楼区软件大道89号 |