发明名称 |
MOS型半导体存储装置的制造方法和等离子体CVD装置 |
摘要 |
本发明提供一种MOS型半导体存储装置的制造方法和等离子体CVD装置。为了制造具有相邻的绝缘膜的带隙大小不同的绝缘膜层叠体的MOS型半导体存储装置,使用通过具有多个孔的平面天线(31)向腔室(1)导入微波的等离子体处理装置(100),至少以与形成邻接的绝缘膜时的压力条件不同的压力条件进行等离子体CVD,改变构成绝缘膜层叠体的相邻的绝缘膜的带隙大小来依次进行成膜。 |
申请公布号 |
CN101981690A |
申请公布日期 |
2011.02.23 |
申请号 |
CN200980111171.9 |
申请日期 |
2009.03.30 |
申请人 |
东京毅力科创株式会社;国立大学法人东北大学 |
发明人 |
远藤哲郎;鸿野真之;大田尾修一郎;本多稔;中西敏雄 |
分类号 |
H01L21/8247(2006.01)I;H01L21/318(2006.01)I;H01L27/115(2006.01)I;H01L29/788(2006.01)I;H01L29/792(2006.01)I |
主分类号 |
H01L21/8247(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
李伟;舒艳君 |
主权项 |
一种MOS型半导体存储装置的制造方法,其是在半导体层和栅极电极之间作为蓄积电荷的区域设置有层叠多个绝缘膜而成的绝缘膜层叠体的MOS型半导体存储装置的制造方法,其特征在于,具备如下工序,即:使用通过具有多个孔的平面天线向处理室内导入微波的等离子体处理装置,将原料气体至少以与形成邻接的绝缘膜时的压力条件不同的压力条件等离子体化来进行等离子体CVD,从而改变构成所述绝缘膜层叠体的相邻绝缘膜的带隙的大小来依次对绝缘膜进行成膜,形成所述绝缘膜层叠体。 |
地址 |
日本东京都 |