| 发明名称 | 用于减少睡眠状态泄漏电流的电路和方法 | ||
| 摘要 | 本发明描述一种用于减少睡眠状态电流泄漏的电路(100)。所述电路(100)包括选自锁存器、触发器、比较器、多路复用器或加法器中的至少一者的硬件单元(102)。所述硬件单元(102)包括第一节点(110)。所述硬件单元进一步包括耦合到所述第一节点的睡眠启用组合逻辑(104)，其中在睡眠状态期间保留所述第一节点的值。 | ||
| 申请公布号 | CN101978602A | 申请公布日期 | 2011.02.16 |
| 申请号 | CN200980109325.0 | 申请日期 | 2009.02.03 |
| 申请人 | 高通股份有限公司 | 发明人 | 马丁·圣劳伦特;林任从 |
| 分类号 | H03K19/00(2006.01)I;G06F1/32(2006.01)I | 主分类号 | H03K19/00(2006.01)I |
| 代理机构 | 北京律盟知识产权代理有限责任公司 11287 | 代理人 | 宋献涛 |
| 主权项 | 一种电路，其包含：硬件单元，其选自锁存器、触发器、比较器、多路复用器或加法器中的至少一者，所述硬件单元包含：第一节点；以及睡眠启用组合逻辑，其耦合到所述第一节点，其中在睡眠状态期间保留所述第一节点的值。 | ||
| 地址 | 美国加利福尼亚州 | ||