发明名称 |
多层配线、半导体装置、显示装置用基板和显示装置 |
摘要 |
本发明的目的在于提供一种能够抑制由寄生电容引起的特性劣化并能够使配线层的配置面积狭小化的多层配线、半导体装置、显示装置用基板和显示装置。本发明的多层配线从基板侧起包括:第一导电体,其位于第n+1导电体层;第二导电体,其位于第n+2导电体层,且至少经第n+2导电体层的紧下方的第n+1绝缘膜的第一连接孔与位于比第n+1导电体层更靠下层的导电体电连接,并且在俯视基板主面时与第一导电体不重叠;和第三导电体,其位于第n+3导电体层,且经在俯视基板主面时与第一连接孔重叠的第n+3导电体层的紧下方的第n+2绝缘膜的第二连接孔与第二导电体电连接,并且在俯视基板主面时从第二连接孔配置到第一导电体侧。 |
申请公布号 |
CN101978480A |
申请公布日期 |
2011.02.16 |
申请号 |
CN200880128244.0 |
申请日期 |
2008.12.12 |
申请人 |
夏普株式会社 |
发明人 |
森胁弘幸 |
分类号 |
H01L21/3205(2006.01)I;G02F1/1368(2006.01)I;H01L23/52(2006.01)I;H01L29/786(2006.01)I |
主分类号 |
H01L21/3205(2006.01)I |
代理机构 |
北京尚诚知识产权代理有限公司 11322 |
代理人 |
龙淳 |
主权项 |
一种多层配线,其特征在于:其具有在基板的一个主面侧交替地叠层有多层绝缘膜和多层导电体层的结构,其中,该多层绝缘膜分别具有连接孔,以n为任意自然数时,该多层配线包括:第一导电体,该第一导电体位于从基板侧起的第n+1个的第n+1导电体层;第二导电体,该第二导电体位于从基板侧起的第n+2个的第n+2导电体层,且至少经第n+2导电体层的紧下方的第n+1绝缘膜的第一连接孔与位于比第n+1导电体层更靠下层的导电体电连接,并且在俯视基板主面时与第一导电体不重叠;和第三导电体,该第三导电体位于从基板侧起的第n+3个的第n+3导电体层,且经在俯视基板主面时与第一连接孔重叠的第n+3导电体层的紧下方的第n+2绝缘膜的第二连接孔与第二导电体电连接,并且在俯视基板主面时从第二连接孔配置到第一导电体侧。 |
地址 |
日本大阪 |