发明名称 |
DCT量化的并行装置及其方法 |
摘要 |
本发明公开了一种DCT量化的并行装置及其方法。其装置包括:整数离散余弦变换模块,参数预处理模块以及量化模块。其方法的步骤为:(1)整数离散余弦变换模块分别对数据矩阵进行列整数离散余弦变换和行整数离散余弦变换;(2)参数预处理模块同时获取乘法因子、加法因子及移位因子;(3)量化模块完成符号提取运算、绝对值运算、乘法运算、加法运算、移位运算及转换运算。本发明采用4×4整数离散余弦变换,在避免解码端图像数据匹配问题的同时具有计算量小的优点。本发明充分利用了FPGA的并行处理结构,具有数据处理的效率高的优点。 |
申请公布号 |
CN101977318A |
申请公布日期 |
2011.02.16 |
申请号 |
CN201010527976.6 |
申请日期 |
2010.10.29 |
申请人 |
西安电子科技大学 |
发明人 |
初秀琴;吴硕;常方;刘洋;王飞;孔聪;张松松;刘飞飞 |
分类号 |
H04N7/26(2006.01)I;H04N7/30(2006.01)I |
主分类号 |
H04N7/26(2006.01)I |
代理机构 |
陕西电子工业专利中心 61205 |
代理人 |
田文英;王品华 |
主权项 |
一种DCT量化的并行装置,包括整数离散余弦变换模块、参数预处理模块以及量化模块,其特征在于:列整数离散余弦变换模块、行整数离散余弦变换模块通过总线串接后的输出端与量化模块中求绝对值单元、符号提取单元的输入端相连;地址产生单元1、乘法因子存储器通过总线串接后的输出端与量化模块中乘法器的输入端相连;地址产生单元2、加法因子存储器通过总线串接后的输出端与量化模块中加法器2的输入端相连;除法器、加法器1通过总线串接后的输出端与量化模块中移位器的输入端相连;求绝对值单元、乘法器、加法器2、移位器通过总线串接后的输出端与转换单元的输入端相连;符号提取单元的输出端与转换单元的输入端相连。 |
地址 |
710071 陕西省西安市太白南路2号 |