增加高压集成电路器件集成密度的半导体结构及制造方法

摘要

本发明涉及一种增加高压集成电路器件集成密度的半导体结构及制造方法，针对高压集成电路采用PN结隔离和穿透扩散占用较大面积以及常规深槽隔离存在高台阶、高电场、高应力和不良钳位隐患的问题，本发明采用深槽扩散隔离和深槽穿透扩散结构，实现了对高压器件集成密度的提高及器件性能的提升。采用本发明方法，最大可以缩小35％以上的高压集成电路面积，提高了高压集成电路的集成密度，相对于普通穿透结构可以减薄外延层厚度，简化高压集成电路器件结构的工艺设计，有效地解决了常规深槽隔离结构存在的高台阶、高电场、高应力和不良钳位隐患。本发明方法适用于高压半导体器件和集成电路的结构设计及制造领域。

主权项

一种增加高压集成电路器件集成密度的半导体结构及制造方法，包括：半导体衬底1，半导体2，埋层3，隔离深槽扩散区4，隔离深槽填充多晶5，穿透深槽扩散区6，穿透深槽填充多晶7，介质层8，隔离深槽金属接触扩散层9，穿透深槽金属接触扩散层10，金属层11，其中，半导体衬底1与半导体2是相反导电类型半导体材料，埋层3导电类型与半导体2相同，且埋层3杂质浓度大于半导体2的杂质浓度；隔离深槽扩散区4导电类型与半导体衬底1相同，隔离深槽扩散区4杂质浓度大于半导体衬底1，也大于半导体2杂质浓度；穿透深槽扩散区6导电类型与半导体2相同，也与埋层3相同，穿透深槽扩散区6杂质浓度大于半导体2杂质浓度；隔离深槽金属接触扩散层9导电类型与隔离深槽扩散区4相同，穿透深槽金属接触扩散层10导电类型与穿透深槽扩散区6相同。