高速锁存电路

摘要

一种高速锁存电路，包括一用于锁存输入信号的锁存单元、一与所述锁存单元相连的信号输入单元及一与所述信号输入单元相连的时钟控制单元，所述时钟控制单元包括一第一开关元件、一与所述第一开关元件相连的第二开关元件及一与所述第二开关元件相连的反相器，所述第一开关元件与所述反相器共同连接一时钟信号输入端。本发明结构简单，减少了信号的触发时间，降低了误触发概率。

主权项

一种高速锁存电路，其特征在于：所述高速锁存电路包括一用于锁存输入信号的锁存单元、一与所述锁存单元相连的信号输入单元及一与所述信号输入单元相连的时钟控制单元，所述时钟控制单元包括一第一开关元件、一与所述第一开关元件相连的第二开关元件及一与所述第二开关元件相连的反相器，所述第一开关元件与所述反相器共同连接一时钟信号输入端。