准循环低密度奇偶校验码译码器及译码方法

摘要

本发明公开了一种准循环低密度奇偶校验码译码器，应用于固态硬盘纠错系统，译码器包括：伴随式计算模块，用于计算待译码序列的伴随式；判断控制模块，用于判断伴随式是否为全零向量，若为是则控制结束伴随式计算并输出当前码序列作为译码结果；查找模块，用于当伴随式不为全零向量时，计算待译码序列中不满足校验方程的码元个数的集合，查找集合中最大值的位置；翻转控制模块，用于将待译码序列中与集合中最大值位置对应的码元进行翻转，并将更新后的待译码序列输入伴随式计算模块。本发明相应提供一种准循环低密度奇偶校验码译码方法。借此，本发明能在纠错完成时控制结束伴随式计算，降低译码周期及译码延迟。

主权项

一种准循环低密度奇偶校验码译码器，应用于固态硬盘纠错系统，其特征在于，所述译码器包括：伴随式计算模块，用于计算待译码序列的伴随式；判断控制模块，用于判断所述伴随式是否为全零向量，若为是则控制结束伴随式计算并输出当前码序列作为译码结果；查找模块，用于当所述伴随式不为全零向量时，计算所述待译码序列中不满足校验方程的码元个数的集合，查找所述集合中最大值的位置；翻转控制模块，用于将所述待译码序列中与所述集合中最大值位置对应的码元进行翻转，并将更新后的待译码序列输入所述伴随式计算模块。