发明名称 |
基于IEEE1500标准的IP核测试结构及测试方法 |
摘要 |
基于IEEE 1500标准的IP核测试结构及测试方法,涉及IP核测试结构和方法,解决了现有的IP核测试技术耗时长、测试效率低的问题,过程如下:一、开启配置信号生成模块,生成测试所需的配置信号;二、开启命令总线分配模块,在配置信号的作用下将命令总线与被测IP核的命令信号线相连。三、开启测试指令生成模块,在上层控制指令的作用下,给被测IP核提供控制信号和编码后的测试指令。四、开启数据总线分配模块,配置测试数据传输的通路。五、开启相应的测试数据生成模块,给被测IP核提供测试激励。六、使被测IP核正常工作,捕获IP核的测试响应。本发明通过在FPGA内增加测试结构实现了IP核的测试,设计简单而灵活。 |
申请公布号 |
CN101976216A |
申请公布日期 |
2011.02.16 |
申请号 |
CN201010519749.9 |
申请日期 |
2010.10.26 |
申请人 |
哈尔滨工业大学 |
发明人 |
俞洋;杨智明;付宁;王帅;乔立岩;彭喜元 |
分类号 |
G06F11/22(2006.01)I |
主分类号 |
G06F11/22(2006.01)I |
代理机构 |
哈尔滨市松花江专利商标事务所 23109 |
代理人 |
张果瑞 |
主权项 |
基于IEEE 1500标准的IP核测试结构,其特征在于它包括FPGA处理器(1)和RS232收发器(2),FPGA处理器(1)的信号通讯端与RS232收发器(2)的信号通讯端相连,RS232收发器(2)的上位机通讯端用于与上位机相连,所述FPGA处理器(1)内部固化有数据缓存模块(1‑1)、配置信号生成模块(1‑2)、数据总线分配模块(1‑3)、测试指令生成模块(1‑4)、i个测试数据生成模块(1‑5)、顶层控制模块(1‑6)和命令总线分配模块(1‑7),顶层控制模块(1‑6)的配置信号生成使能信号输出端与配置信号生成模块(1‑2)的配置信号生成使能信号输入端相连,顶层控制模块(1‑6)的数据总线分配使能信号输出端与数据总线分配模块(1‑3)的数据总线分配使能信号输入端相连,顶层控制模块(1‑6)的测试指令生成使能信号输出端与测试指令生成模块(1‑4)的测试指令生成使能信号输入端相连,顶层控制模块(1‑6)的测试数据生成使能信号输出端同时与i个测试数据生成模块(1‑5)的测试数据生成使能信号输入端相连,测试指令生成模块(1‑4)的第1、2、…、i个IP核命令控制信号输出端分别与第1、2、…、i个被测IEEE 1500标准封装IP核的命令控制信号输入端相连,测试指令生成模块(1‑4)的命令总线输出端与命令总线分配模块(1‑7)的信号输入端通过命令总线相连,命令总线分配模块(1‑7)的第1、2、…、i个命令信号输出端分别与第1、2、…、i个被测IEEE 1500标准封装IP核的命令信号输入端相连,每个测试数据生成模块(1‑5)的IP核测试数据传输控制信号输出端与对应的被测IEEE 1500标准封装IP核的测试数据传输控制信号输入端相连,每个测试数据生成模块(1‑5)的IP核测试数据通讯端与对应的被测IEEE 1500标准封装IP核的第一IP核测试数据通讯端通过数据总线相连,数据缓存模块(1‑1)的配置信号通讯端与配置信号生成模块(1‑2)的配置信号通讯端相连,数据缓存模块(1‑1)的测试数据总线通讯端与数据总线分配模块(1‑3)的测试数据总线通讯端通过数据总线相连,配置信号生成模块(1‑2)的命令总线分配控制信号输出端与命令总线分配模块(1‑7)的总线分配控制信号输入端相连,配置信号生成模块(1‑2)的测试数据生成控制信号输出端同时与i个测试数据生成模块(1‑5)的测试数据生成控制信号输入端相连,配置信号生成模块(1‑2)的n个数据总线分配控制信号输出端与数据总线分配模块(1‑3)的n个数据总线分配控制信号输入端相连,i个测试数据生成模块(1‑5)的第二IP核测试数据通讯端与数据总线分配模块(1‑3)的IP核测试数据通讯端通过数据总线相连。 |
地址 |
150001 黑龙江省哈尔滨市南岗区西大直街92号 |