发明名称 现场可编程门阵列布线信道验证方法及系统
摘要 现场可编程门阵列布线信道验证方法及系统,涉及集成电路技术,包括以下步骤:1)在软件方预定义布线信道测试向量——理想结果映射表;2)软件方自动逐项生成配置文件,传送配置文件到硬件方用户FPGA对其进行配置,关闭用户FPGA多余布线信道,仅保留待测试的布线信道,并依据激励向量——理想结果映射表,对硬件方用户FPGA施加布线信道测试向量,并进行验证,然后将结果返回到软件方;3)软件方分析比对结果,生成测试报告。本发明避免了相互影响而产生的多个错误相叠加却得到正确的结果的现象。且速度得到提高。同时极大的提高了测试效率。
申请公布号 CN101140314B 申请公布日期 2011.02.16
申请号 CN200710050258.2 申请日期 2007.10.12
申请人 电子科技大学;成都华微电子系统有限公司 发明人 李文昌;廖永波;李威;李平
分类号 G01R31/317(2006.01)I;G01R31/3185(2006.01)I;H03K19/173(2006.01)I 主分类号 G01R31/317(2006.01)I
代理机构 成都惠迪专利事务所 51215 代理人 王建国
主权项 现场可编程门阵列布线信道验证方法,其特征在于,包括以下步骤:1)在软件方预定义布线信道测试向量——理想结果映射表;2)软件方自动逐项生成配置文件,用户通过计算机上的配置软件选择第二FPGA(2)的配置文件后,配置软件向第一FPGA(1)发出对第二FPGA(2)的配置命令,第一FPGA(1)内部的配置控制逻辑根据FPGA被动配置模式下的时序要求对第二FPGA(2)发出配置开始信号,如果没有错误发生,第二FPGA(2)给第一FPGA(1)发送准备好配置的指示信号,第一FPGA(1)接收到该信号后即通知软件可以开始发送配置数据,软件读取配置文件的值以32bit为单位通过PCI总线发送给第一FPGA(1),第一FPGA(1)接收到配置数据后按照配置时序要求产生正确的配置时钟,并将配置数据串行转换后发送给第二FPGA(2),如此反复,直到配置数据全部发送完为止,第二FPGA(2)接收到串行配置数据后对其内部的SRAM单元进行配置,所有SRAM单元配置完毕后,第二FPGA(2)向第一FPGA(1)发送配置完成信号,关闭第二FPGA(2)多余布线信道,仅保留待测试的布线信道;3)软件方依据激励向量——理想结果映射表,对硬件方第二FPGA(2)施加布线信道测试向量,并进行验证,然后将结果返回到软件方;4)软件方分析比对结果,生成测试报告;所述布线信道测试向量为单一布线信道测试向量,软件方仅通过PCI总线与硬件方建立通信。
地址 610054 四川省成都市建设北路二段四号