| 发明名称 | 半导体集成电路器件及其制造工艺 | ||
| 摘要 | 在此公开的MOSFET具有一个与源区和漏区的导电类型相同的低杂质浓度的半导体区域，以及与栅极分离的高杂质浓度的源区和漏区，由此减小短沟道效应并提高漏结的击穿电压。 | ||
| 申请公布号 | CN1004777B | 申请公布日期 | 1989.07.12 |
| 申请号 | CN85108671.3 | 申请日期 | 1985.11.27 |
| 申请人 | 株式会社日立制作所 | 发明人 | 池田修二;小池淳义;目黑怜;奥山辛祐 |
| 分类号 | H01L27/04;H01L21/72 | 主分类号 | H01L27/04 |
| 代理机构 | 中国国际贸易促进委员会专利代理部 | 代理人 | 张卫民 |
| 主权项 | 1.一个具有第一和第二导电类型的两种MISFET的半导体集成电路器件，上述第二导电类的一个MISFET为增强型，它包括：(a)一个在半导体衬底上形成的具有第一导电类型的第一半导体区域；(b)一个在上述第一半导体区域上形成的栅极，同时在两者之间夹有一栅绝缘膜；(c)在上述栅极两侧形成并与其分离的第二导电类型的第二半导体区域，该第二半导体区域为源区和漏区；和(d)一个在上述第一半导体区域中上述栅极之下形成、分别与上述第二半导体区连为一体的第二导电类型的第三半导体区域。2.根据权利要求1的半导体集成电路器件，其中所述第二导电 | ||
| 地址 | 日本东京都 | ||