神经形态电路

摘要

本发明的实施例意在包含两个或更多内部神经元计算单元的神经形态电路。每个内部神经元计算单元包括用于接收同步信号的同步信号输入端、用于接收输入信号的至少一个输入端和用于发送输出信号的至少一个输出端。忆阻突触将载送来自于第一组的一个或多个内部神经元的输出信号的输出信号线连接到向第二组的一个或多个内部神经元载送信号的输入信号线。

主权项

一种神经形态电路，包括：两个或更多内部神经元计算单元，每个内部神经元计算单元包括用于接收同步信号的同步信号输入端、用于接收输入信号的至少一个输入端和用于发送输出信号的至少一个输出端；以及忆阻突触，每个忆阻突触将载送来自于第一组的一个或多个内部神经元的输出信号的输出信号线互连到向第二组的一个或多个内部神经元载送信号的输入信号线。