发明名称 |
GaAs半导体衬底及其制造方法 |
摘要 |
一种GaAs半导体衬底(10)包括表面层(10a)。当利用通过X-射线光电子光谱术在光电子出射角θ为10°的条件下测量的Ga原子和As原子的3d电子光谱来计算原子比时,该表面层(10a)上所有Ga原子对所有As原子的构成原子比(Ga)/(As)至少为0.5且不大于0.9;在该表面层(10a)上,与O原子结合的As原子与所有Ga原子和所有As原子的比(As-O)/{(Ga)+(As)}至少为0.15且不超过0.35;并且在该表面层(10a)上,与O原子结合的Ga原子与所有Ga原子和所有As原子的比(Ga-O)/{(Ga)+(As)}至少为0.15且不超过0.35。因此,提供了具有清洁到允许至少通过衬底的热清洗移除表面上的杂质和氧化物这样的程度的表面的GaAs半导体衬底。 |
申请公布号 |
CN101315910B |
申请公布日期 |
2011.02.09 |
申请号 |
CN200710167164.3 |
申请日期 |
2007.10.24 |
申请人 |
住友电气工业株式会社 |
发明人 |
西浦隆幸;目崎义雄;堀江裕介;樋口恭明 |
分类号 |
H01L23/00(2006.01)I;H01L21/302(2006.01)I |
主分类号 |
H01L23/00(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
孙志湧;陆锦华 |
主权项 |
一种GaAs半导体衬底(10),其具有位于表面(10s)处的表面层(10a),其中当利用由X‑射线光电子光谱术在光电子出射角θ为10°的条件下测量的Ga原子和As原子的3d电子光谱来计算原子比时,在所述表面层(10a)上,所有Ga原子对所有As原子的构成原子比(Ga)/(As)至少为0.5且不大于0.9,在所述表面层(10a)上,与O原子结合的As原子与所有Ga原子和所有As原子的比(As‑O)/{(Ga)+(As)}至少为0.15且不大于0.35,在所述表面层(10a)上,与O原子结合的Ga原子与所有Ga原子和所有As原子的比(Ga‑O)/{(Ga)+(As)}至少为0.15且不大于0.35,并且其中,粘附到所述表面(10s)的氨的浓度不大于0.4ng/cm2。 |
地址 |
日本大阪府大阪市 |