可配置的可编程逻辑单元的时序控制电路

摘要

本发明属于集成电路设计技术领域，具体为一种可配置的可编程逻辑单元的时序控制电路。该电路由脉冲宽度产生电路、分布式RAM写入使能脉冲信号(WS_G、WS_F)产生电路和移位寄存器两相非交叠信号(C1_G、C2_G、C1_F、C2_F)产生电路组成；它与五个编程点ramG、ramF、ram_both、shiftG以及shiftF连接。本发明通过配置不同编程点的值使得时序控制电路产生多种分布式RAM功能(16×1、16×2、32×1、16×1_dualport)所需要的写入使能脉冲信号以及移位寄存器功能所需要的两相非交叠信号。

主权项

一种可编程逻辑单元的时序控制电路，其特征在于电路由脉冲宽度产生电路401、分布式RAM写入使能脉冲信号WS_G、WS_F产生电路402和移位寄存器两相非交叠信号C1_G、C2_G、C1_F、C2_F产生电路403组成；其中，脉冲宽度产生电路401由带清零端RN的D触发器501、反相延时单元502、与非门503、与门504和反相器505连接组成，移位使能或分布式RAM数据写入使能信号SR/WE经过触发器501锁存后接到与非门503的一个输入端和反相延时单元502的输入端，与非门503的另一个输入是反相延时单元502的输出，与门504的一个输入是与非门503的输出端，另一个输入是编程下载结束信号doneb经过反相器505的输出，与门504的输出接到触发器501的清零端；分布式RAM写入使能脉冲信号产生电路402由锁存器601、或非门602、或非门602’、反相器603、反相器603’、或非门604、或非门604’和反相器605组成，分布式RAM的第五根地址线BX经过锁存器601后，正相端Q接到或非门602的一个输入上，反相端QN接到或非门602’的一个输入上，或非门602、或非门602’的另一个输入都是ram_both，它们的输出分别接到或非门604、或非门604’的一个输入上，或非门604、或非门604’的第二个输入都是触发器501的Q端经过反相器605的输出，第三个输入分别是ramG经过反相器603的输出和ramF经过反相器603’的输出，它们的输出分别是WS_G和WS_F；移位寄存器两相非交叠信号产生电路403由与门700、与门700’、同相延时单元701、同相延时单元701’、同相延时单元702、同相延时单元702’、或非门703、非门703’组成，与门700、与门700’的一个输入端都是触发器501的Q端，另一个输入分别是shiftF和shiftG，与门700的输出端同时接到或非门703的一个输入和同相延时单元701的输入端，同相延时单元701的输出端即C2_G接到同相延时单元702的输入端，或非门703的另一个输入是同相延时单元702的输出端，输出为C1_G，与门700’的输出端同时接到或非门703’的一个输入和同相延时单元701’的输入端，同相延时单元701’的输出端即C2_F接到同相延时单元702’的输入端，或非门703’的另一个输入是同相延时单元702’的输出端，输出为C1_F；ramG、ramF、ram_both、shiftG以及shiftF为五个编程点，其含义如下：ramG的含义为是否将四输入查找表G配置成分布式RAM，高电平有效，ramF的含义为是否将四输入查找表F配置成分布式RAM，高电平有效，ram_both的含义为是否将四输入查找表F(G)联合起来配置成16x2或dualport类型的分布式RAM，高电平有效，shiftG的含义为是否将四输入查找表G配置成移位寄存器，高电平有效，shiftF的含义为是否将四输入查找表F配置成移位寄存器，高电平有效。