发明名称 积体电路之无应力隔离层的制造方法
摘要 一种积体电路之无应力隔离层(stress free isolation)的制造方法,用以解决知之矽的局部氧化(LOCOS)方法形成隔离层时,因为应力存在所导致结晶缺陷而影响元件性质的缺点,其利用部分沟槽蚀刻方法,以矽晶结块为罩幕,在场氧化层形成至少一个沟槽,并利用退火处理以释放应力及清除结晶缺陷,最后再以绝缘物质回填该些沟槽,而制得一无应力隔离层。
申请公布号 TW245036 申请公布日期 1995.04.11
申请号 TW082110972 申请日期 1993.12.24
申请人 联华电子股份有限公司 发明人 卢火铁
分类号 H01L21/70 主分类号 H01L21/70
代理机构 代理人 詹铭文 台北巿罗斯福路二段一○○号七楼之一
主权项 1.一种积体电路之无应力隔离层的制造方法,包括下列步骤:(a)提供一矽基底(20);(b)在该矽基底上依序形成一垫氧化层(21),一复晶矽层(22),以及一氮化矽层(23),并蚀刻处理以露出该矽基底的指定区域;(c)蚀刻该矽基底的指定区域,形成一该矽基底的沟槽(30);(d)在该矽基底的沟槽侧壁上形成一间隔氮化矽层(24);(e)以热氧化方法在该矽基底的沟槽(30)中形成一场氧化层(25);(f)沈积一铝矽合金属覆盖在该场氧化层(25)和该氮化矽层(23)露出的表面上;(g)蚀刻该铝矽合金层,以留下复数个矽晶结块(27);(h)以该矽晶结块(27)当作罩幕,蚀刻该场氧化层(25),用以形成复数个沟构,其以该复晶矽层(22)为蚀刻停止层;(i)植入掺杂质至该矽基底中沿着该场氧化层(25)接面的区域;(j)退火处理以释放该场氧化层(25)的应力及消除该矽基底的结晶缺陷(26),并使该植入的掺杂质形成一通道停止层(28);(k)形成一绝缘层以填满该复数个沟槽,形成所需的隔离层(29);以及(l)依序去除该矽晶结块(27),该氮化矽层(23),该复晶矽层,以及该垫氧化层(21),完成该积体电路之无应力隔离层的制造。2.如申请专利范围第1项所述之制造方法,其中步骤(f)该铝矽合金层的厚度是介于5000至,且其中矽的重量百分比是介于1至4。3.如申请专利范围第1项所述之制造方法,其中步骤(g)该矽晶结块的大小是介于1000至。4.如申请专利范围第1项所述之制造方法,其中步骤(k)该绝缘层是一氧化层。5.如申请专利范围第1项所述之制造方法,其中步骤(k)该绝缘层是一聚醯亚胺层。6.如申请专利范围第1项所述之制造方法,其中步骤(k)该绝缘层是一硼磷矽玻璃层。第1A至1E图是剖面示意图,绘示习知之局部氧化方法形成隔离层的制造流程;以及第2A至2E图是剖面示意图,绘示根据本发明一较佳实例,一
地址 新竹科学工业园区工业东三路三号