液晶显示面板、像素阵列基板及其像素结构

摘要

本发明提供一种像素结构，其包括多条数据线以及一共通线。共通线与各数据线之间分别重叠耦合构成一第一耦合电容、一第二耦合电容、一第三耦合电容、一第四耦合电容、一第五耦合电容以及一第六耦合电容。第三耦合电容小于第二耦合电容，且第五耦合电容小于第四耦合电容。本发明同时公开一种像素阵列基板以及液晶显示面板。

主权项

一种像素结构，设置于一基板上，其特征在于，该基板上具有一第一子像素区、一第二子像素区以及一第三子像素区，该像素结构包括：多条数据线，包括：一第一数据线，位于该第一子像素区的一侧；一第二数据线与一第三数据线，位于该第一子像素区与该第二子像素区之间；一第四数据线与一第五数据线，位于该第二子像素区与该第三子像素区之间；以及一第六数据线，位于该第三子像素区的一侧；一扫描线，与这些数据线交错，且该扫描线穿越该第一子像素区、该第二子像素区与该第三子像素区；一第一上侧子像素、一第二上侧子像素以及一第三上侧子像素，分别位于该第一子像素区、该第二子像素区以及该第三子像素区内的该扫描线的一上侧，且电性连接至该扫描线，其中该第一上侧子像素与该第一数据线电性连接，该第二上侧子像素与该第四数据线电性连接，且该第三上侧子像素与该第五数据线电性连接；一第一下侧子像素、一第二下侧子像素以及一第三下侧子像素，分别位于该第一子像素区、该第二子像素区以及该第三子像素区内的该扫描线的一下侧，且电性连接至该扫描线，其中该第一下侧子像素与该第二数据线电性连接，该第二下侧子像素与该第三数据线电性连接，且该第三下侧子像素与该第六数据线电性连接；一第一共通线，穿越该第一上侧子像素、该第二上侧子像素以及该第三上侧子像素，并与这些数据线部分重叠，其中，该第一共通线与该第一数据线之间形成一第一上侧耦合电容，该第一共通线与该第二数据线之间形成一第二上侧耦合电容，该第一共通线与该第三数据线之间形成一第三上侧耦合电容，该第一共通线与该第四数据线之间形成一第四上侧耦合电容，该第一共通线与该第五数据线之间形成一第五上侧耦合电容，该第一共通线与该第六数据线之间形成一第六上侧耦合电容，其中该第三上侧耦合电容小于该第二上侧耦合电容，且该第五上侧耦合电容小于该第四上侧耦合电容；以及一第二共通线，穿越该第一下侧子像素、该第二下侧子像素以及该第三下侧子像素，并与这些数据线部分重叠。