非易失性半导体存储装置及其控制方法

摘要

非易失性半导体存储装置，包括：位线、字线、具有浮置栅和控制栅的多个非易失性存储单元、行地址译码器、列地址译码器、差分放大器，该差分放大器对分别与列地址译码器所选择的一对位线相连接的一对非易失性存储单元向该一对位线输出的单元电流的差电流所对应的电位差进行放大；以及控制单元。使多个非易失性存储单元，在单元电流成为事先决定的值以上之前的时间内，由浮置栅向控制栅流过F-N沟道电流，来实施数据的擦除动作，而在擦除动作之后，使由列地址译码器选择的一对非易失性存储单元中的一个非易失性存储单元开始数据的写入动作，并在一对存储单元的单元电流的差电流到达差分放大器不会误动作的值的时刻，使写入动作停止。可大幅缩短写入时间。

主权项

一种非易失性半导体存储装置，包括：多个位线；多个字线；多个非易失性存储单元，该多个非易失性存储单元配置在上述多个位线与多个字线的各个交点处，都具有浮置栅和控制栅；行地址译码器，该行地址译码器从上述多个字线中选择一根字线；列地址译码器，该列地址译码器从上述多个位线中同时选择一对位线；差分放大器，该差分放大器对分别与上述列地址译码器所选择的一对位线相连接的一对非易失性存储单元向该一对位线输出的单元电流的差电流所对应的电位差进行放大；以及控制单元，该控制单元控制上述非易失性存储单元，使上述多个非易失性存储单元，在上述单元电流成为事先决定的值以上之前的时间内，由上述浮置栅向上述控制栅流过F‑N沟道电流，来实施数据的擦除动作，而在上述擦除动作之后，使由上述列地址译码器选择的一对非易失性存储单元中的一个非易失性存储单元开始数据的写入动作，并在上述一对存储单元的上述单元电流的差电流到达上述差分放大器不会误动作的值的时刻，使写入动作停止。