| 主权项 |
一种形成半导体结构的方法，包含：提供一基板；形成多个闸极结构在该基板上；在各该闸极结构的一顶面及一侧壁上形成一保护层；形成一第一共形层在该基板之一表面及该保护层上；形成一栓塞在该些闸极结构之间；移除在该些闸极结构上未被该栓塞覆盖之该第一共形层；形成一第二共形层于该些闸极结构、该基板之该表面及该栓塞；形成一介电层以覆盖该些闸极结构及该栓塞；及移除该栓塞及该第一共形层，以裸露该基板形成一接触窗。如申请专利范围第1项所述之形成半导体结构的方法，其中形成该保护层的步骤包含：形成一共形层于包含该些闸极结构之该基板；以及该移除在该基板之该表面上的该共形层，并利用移除时产生之聚合物保护位于该些闸极结构上之该共形层，以形成覆盖各该闸极结构之该顶面及该侧壁之该保护层。如申请专利范围第2项所述之形成半导体结构的方法，其中移除在该基板之该表面上的该共形层系利用C4F6/Ar/O2。如申请专利范围第1项所述之形成半导体结构的方法，其中该保护层与该第一共形层具有高的蚀刻选择比，且该保护层为一氧化层而该第一共形层为三氧化二铝。如申请专利范围第1项所述之形成半导体结构的方法，其中形成该第一共形层的方法包含一原子层沉积法(atomic layer deposition；ALD)。如申请专利范围第1项所述之形成半导体结构的方法，其中该第二共形层为一氮化矽阻障层。如申请专利范围第1项所述之形成半导体结构的方法，其中形成该栓塞之步骤包含：形成一多晶矽层覆盖于包含该些闸极结构之该基板；形成一氮化矽层于该多晶矽层上；形成一图案化光阻于该氮化矽层上，且该图案化光阻界定该栓塞；以该图案化光阻为罩幕，蚀刻该氮化矽层及该多晶矽层；以及移除该图案化光阻。如申请专利范围第7项所述之形成半导体结构的方法，更包含平坦化该介电层，以裸露该多晶矽层。如申请专利范围第1项所述之形成半导体结构的方法，更包含于形成该第二共形层前，形成一额外保护层。如申请专利范围第1项所述之形成半导体结构的方法，其中移除该栓塞的步骤系一自行对准步骤。如申请专利范围第1项所述之形成半导体结构的方法，其中形成该介电层包含：沉积该介电层；热处理该介电层；以及移除部份该介电层及位于该栓塞上之该第二共形层。如申请专利范围第11项所述之形成半导体结构的方法，其中该热处理系利用回流法。如申请专利范为第11项所述之形成半导体结构的方法，其中移除部份该介电层及位于该栓塞上之该第二共形层系利用化学机械研磨法。如申请专利范围第1项所述之形成半导体结构的方法，其中该介电层为一硼磷矽玻璃(BPSG)。 |
