| 主权项 |
一种用于记忆体积体电路之方法，其包含有下列步骤：于一起始位址，将具有一独特位元图样的一写入快取列写入到一记忆体通道中之记忆体内；藉由于在支援可独立定址次通道记忆体存取之该记忆体通道中之记忆体模组上的各记忆体积体电路处收到一状态命令时设定一致能位元，来尝试致能可独立定址次通道记忆体存取；请求从该记忆体通道中之记忆体于该起始位址读取一读取快取列；比较该读取快取列与该写入快取列之位元图样，来判定独立次通道记忆体存取是否已对各记忆体积体电路致能；若该读取快取列之该位元图样与该写入快取列不同，则对该记忆体通道中之记忆体模组上的各记忆体积体电路致能可独立定址次通道记忆体存取，其中每个记忆体通道包括一独立资料汇流排，并且每个可独立定址次通道包括一来自所有其他可独立定址次通道之该独立资料汇流排上之独立位元集合；以及若该读取快取列之该位元图样与该记忆体通道中之记忆体模组上的写入快取列记忆体积体电路之该位元图样相同，则不对该记忆体通道中之记忆体模组上的各记忆体积体电路致能可独立定址次通道记忆体存取。如申请专利范围第1项之方法，其中：对各记忆体积体电路之该独立次通道记忆体存取系微铺砖记忆体存取。如申请专利范围第1项之方法，其中：在独立次通道被致能时，该起始位址被各记忆体次通道中之该记忆体，于请求读取该读取快取列之期间转译及解译成一独立位址。如申请专利范围第1项之方法，其中：在尝试致能独立次通道记忆体存取前，从该记忆体通道中之该记忆体读取具有该独特位元图样的该写入快取列，来检测记忆体错误。如申请专利范围第4项之方法，其中：该写入快取列之该独特位元图样系一记忆体测试图样。如申请专利范围第4项之方法，其中：该写入快取列之该独特位元图样系一组活动的1测试图样、一组活动的0测试图样、或其组合。如申请专利范围第4项之方法，其中：该写入快取列之该独特位元图样系一棋盘格测试图样。一种用于记忆体积体电路之方法，其包含有下列步骤：藉由于在支援微铺砖记忆体存取之记忆体通道中的记忆体模组上之各记忆体积体电路处收到一状态命令时设定一致能位元，来尝试致能微铺砖记忆体存取；于一起始位址，将具有一独特位元图样的一写入快取列写入到一记忆体通道中之记忆体；尝试关闭对该记忆体通道中之记忆体模组上的各记忆体积体电路之微铺砖记忆体存取；请求从该记忆体通道中之记忆体于该起始位址读取一读取快取列；比较该读取快取列与该写入快取列之位元图样来判定微铺砖记忆体存取是否对各记忆体积体电路被致能；若该读取快取列之该位元图样与该写入快取列不同，则对该记忆体通道中之记忆体模组上的各记忆体积体电路致能可独立定址次通道记忆体存取，其中每个记忆体通道包括一独立资料汇流排，并且每个可独立定址次通道包括一来自所有其他可独立定址次通道之该独立资料汇流排上之独立位元集合；以及若该读取快取列之该位元图样与该记忆体通道中之记忆体模组上的写入快取列记忆体积体电路之该位元图样相同，则不对该记忆体通道中之记忆体模组上的各记忆体积体电路致能可独立定址次通道记忆体存取。如申请专利范围第8项之方法，其中：若微铺砖记忆体存取被致能，该起始位址被各记忆体次通道中之该记忆体，于请求读取该读取快取列期间转译及解译成一独立位址。如申请专利范围第8项之方法，其中：尝试致能微铺砖记忆体存取之前，从该记忆体通道中之该记忆体读取具有该独特位元图样的该写入快取列，来检测记忆体错误。如申请专利范围第10项之方法，其中：该写入快取列之该独特位元图样系一记忆体测试图样。如申请专利范围第10项之方法，其中：该写入快取列之该独特位元图样系一组活动的1测试图样、一组活动的0测试图样、或其组合。如申请专利范围第10项之方法，其中：该写入快取列之该独特位元图样系一棋盘格测试图样。一种用于记忆体积体电路之方法，其包含有下列步骤：接收用来将资料位元之一独特图样写入一记忆体阵列中之记忆体胞元的一共享起始位址；将该资料位元之独特图样写入该记忆体阵列中始于该共享起始位址之记忆体胞元；在收到一状态命令时于一暂存器中设定一微铺砖致能位元，以对该记忆体阵列内之记忆体胞元致能可独立定址次通道存取；接收与该共享起始位址相异而用来从该记忆体阵列中之记忆体胞元读取资料位元之一独立起始位址，其中每个记忆体通道包括一独立资料汇流排，并且每个可独立定址次通道包括一来自所有其他可独立定址次通道之该独立资料汇流排上之独立位元集合；以及从该记忆体阵列中始于该独立起始位址之记忆体胞元读取资料位元。如申请专利范围第14项之方法，其中：该资料位元之独特图样系一记忆体测试图样。如申请专利范围第14项之方法，其中：位元之独特图样系一棋盘格测试图样。一种用于记忆体积体电路中之方法，其包含有下列步骤：在收到一状态命令时于一暂存器中设定一微铺砖致能位元，以对记忆体阵列内的记忆体胞元致能可独立定址次通道存取，其中每个记忆体通道包括一独立资料汇流排，并且每个可独立定址次通道包括一来自所有其他可独立定址次通道之该独立资料汇流排上之独立位元集合；接收对该暂存器中位元设定状态之一请求；以及提供指出该暂存器中已设定该微铺砖致能位元以致能微铺砖记忆体存取之一指示。如申请专利范围第17项之方法，其中：该暂存器系该记忆体积体电路中之一模式暂存器。如申请专利范围第17项之方法，其中：一微铺砖致能信号系为低位准致动，而该微铺砖致能位元被设为0以致能该记忆体积体电路中之微铺砖记忆体存取。 |
