| 主权项 |
一种延迟电路，用以分别调整一输入信号之上升缘(rising edge)和下降缘(falling edge)之延迟时间，包括：一第一延迟线，接收一第一输入信号并延迟上述第一输入信号一第一延迟时间以输出一第一延迟输出信号，上述第一输入为一控制信号；一第二延迟线，接收上述第一输入信号并延迟上述第一输入信号一第二延迟时间以输出一第二延迟输出信号；一第一逻辑电路，接收上述第一延迟输出信号，根据上述控制信号输出一第一输出信号；以及一第二逻辑电路，接收上述第二延迟输出信号，根据上述控制信号输出一第二输出信号，其中上述第一逻辑电路和上述第二逻辑电路不会同时输出上述第一输出信号和上述第二输出信号，并且当上述第一输入信号为低电位时，上述第一逻辑电路根据上述控制信号导通以输出上述第一输出信号，当上述第一输入信号为高电位时，上述第二逻辑电路根据上述控制信号导通以输出上述第二输出信号。如申请专利范围第1项所述之延迟电路，其中上述第一延迟时间和上述第二延迟时间之长度不同。如申请专利范围第1项所述之延迟电路，更包括：一反相电路，反相上述输入信号以产生上述第一输入信号；一第一反相电路，反相上述第一输出信号或上述第二输出信号以输出一反相输出信号；以及一第二反相电路，反相上述反相输出信号以输出一输出信号。如申请专利范围第1项所述之延迟电路，其中上述第一逻辑电路为一第一反相器，当上述第一输入信号为低电位时，上述第一反相器反相上述第一延迟输出信号以输出上述第一输出信号。如申请专利范围第1项所述之延迟电路，其中上述第二逻辑电路为一第二反相器，当上述第一输入信号为高电位时，上述第二反相器反相上述第二延迟输出信号以输出上述第二输出信号。一种延迟电路，用以分别调整一输入信号之上升缘(rising edge)和下降缘(falling edge)之延迟时间，包括：一反相电路，反相上述输入信号以产生一第一输入信号，上述第一输入为一控制信号；一第一延迟线，接收上述第一输入信号并延迟上述第一输入信号一第一延迟时间以输出一第一延迟输出信号；一第二延迟线，接收上述第一输入信号并延迟上述第一输入信号一第二延迟时间以输出一第二延迟输出信号；一第一逻辑电路，接收上述第一延迟输出信号，根据上述控制信号输出一第一输出信号；一第二逻辑电路，接收上述第二延迟输出信号，根据上述控制信号输出一第二输出信号，一第一反相电路，反相上述第一输出信号或上述第二输出信号以输出一反相输出信号；以及一第二反相电路，反相上述反相输出信号以输出一输出信号，其中上述第一逻辑电路和上述第二逻辑电路不会同时输出上述第一输出信号和上述第二输出信号，上述第一延迟时间和上述第二延迟时间之延迟长度不同，并且当上述第一输入信号为低电位时，上述第一逻辑电路根据上述控制信号导通以输出上述第一输出信号，当上述第一输入信号为高电位时，上述第二逻辑电路根据上述控制信号导通以输出上述第二输出信号。如申请专利范围第6项所述之延迟电路，其中上述第一逻辑电路为一第一反相器，当上述第一输入信号为低电位时，上述第一反相器反相上述第一延迟输出信号以输出上述第一输出信号。如申请专利范围第6项所述之延迟电路，其中上述第二逻辑电路为一第二反相器，当上述第一输入信号为高电位时，上述第二反相器反相上述第二延迟输出信号以输出上述第二输出信号。 |
