| 主权项 |
1.一种积体电路之制造方法,包括:在基质上形成一闸极;将铟离子植入该基质中;形成和该闸极相邻之隔离物;及将选自包括:铟、硼及镓之一族群之渗杂剂植入该基质中,藉此形成源极及汲极;其中该所植入之铟离子形成源极和汲极延伸部,其较形成该源极和汲极区之该植入之掺杂剂者为浅。2.根据申请专利范围第2项之方法,其中该铟离子植入之剂量为1014-1016cm-2且能量为20-100KeV。3.根据申请专利范围第2项之方法,其中掺杂剂种类之植入系利用BF2之执行。4.一种积体电路制造方法,包含:形成一闸极在一基质上;形成和该闸极相邻之隔离物;将选自包括BF2和镓之一族群的渗杂剂植入该基质中,藉此形成源极和汲极区;移去该隔离物;及植入铟离子以形成源极和汲极延伸部,其较该源极和汲极区为浅。图式简单说明:第一图-第三图为显示本发明一说明性具体实例之剖面图。 |
