| 主权项 |
1.一种静态半导体记忆装置,具备:形成有1对之存取电晶体、1对之驱动电晶体及1对之负荷电晶体的记忆体晶胞;对于前述1对之存取电晶体所设之1条字线;形成前述1对之负荷电晶体之前述记忆体晶胞内的第1电晶体领域;以及在前述字线的延伸方向与前述第1电晶体领域邻接所设之形成有前述1对之存取电晶体及前述1对之驱动电晶体的前述记忆体晶胞内之第2电晶体领域者。2.如申请专利范围第1项的静态半导体记忆装置,其中前述字线为由金属配线构成者。3.如申请专利范围第1项或第2项的静态半导体记忆装置,其中前述静态半导体记忆装置含有第1及第2之前述记忆体装置;前述第1及第2记忆体晶胞为使前述第2电晶体领域为邻接的配列于前述字线方向;前述字线上之与该字线直交的方向延伸有对于前述第1及第2之记忆体晶胞为共通的金属接地线;以及于前述金属接地线的两侧各设置对前述第1及第2之记忆体晶胞之1对的金属位元线者。4.如申请专利范围第1项或第2项的静态半导体记忆装置,其中前述记忆体晶胞内形成场屏蔽分离领域;位置于前述1对之驱动电晶体间之前述场屏蔽分离领域为与前述字线成直交的方向横过前述记忆体晶胞连续的形成者。5.如申请专利范围第1项或第2项的静态半导体记忆装置,其中一方之前述存取电晶体与一方之前述驱动电晶体共有第1的不纯物领域;另一方之前述存取电晶体与另一方之前述驱动电晶体共有第2的不纯物领域;以及前述一方之存取电晶体与前述一方之驱动电晶体间的间隔与前述另一方之存取电晶体与前述另一方之驱动电晶体间的间隔为不同者。6.一种静态半导体记忆装置,具备:含有各为具备闸极之1对的存取电晶体、1对的驱动电晶体及1对的负荷电晶体之记忆体晶胞;延伸于前述记忆体晶胞上的字线;形成有前述1对的负荷电晶体之第1电晶体领域,以及在前述字线的延伸方向与前述第1电晶体领域邻接所设之形成有其闸极为与前述1对之存取电晶体及前述负荷电晶体之闸极为直交的驱动电晶体的第2电晶体领域者。7.如申请专利范围第6项的静态半导体记忆装置,其中前述记忆体晶胞为形成在介以绝缘膜形成在基板上的半导体层上;前述负荷电晶体具有1对之第1导电型的第1不纯物领域;前述驱动电晶体具有1对之第2导电型的第2不纯物领域;以及前述第1及第2不纯物领域的一方为相互连接及前述第1与第2不纯物领域为配置于直交的方向者。8.如申请专利范围第6项或第7项的静态半导体记体装置,其中前述1对之存取电晶体与前述1对之驱动电晶体为1列的配置成与前述字线为直交的方向者。图式简单说明:第一图表示本发明之实施形态1的SRAM之记忆体晶胞之表示至第1金属配线的平面图。第二图表示本发明之实施形态1的SRAM之记忆体晶胞的平面图。第三图表示沿第一图及第二图之III-III线的剖面图。第四图表示第一图所示记忆体晶胞配置成矩阵状之状态的平面图。第五图表示实施形态1之变形例之记忆体晶胞之表示至第1金属配线的平面图。第六图表示实施形态1之变形例之记忆体晶胞的平面图。第七图表示沿第五图及第六图之VII-VII线的剖面图。第八图表示本发明以实施形态2的SRAM之记忆体晶胞之表示至第1金属配线的平面图。第九图表示本发明之实施形态2的SRAM之记忆体晶胞的平面图。第十图表示沿第八图及第九图之X-X线的剖面图。第十一图表示SRAM的等价电路图。第十二图表示习用之SRAM的记忆体晶胞之一构造例的平面图。 |
