发明名称 CMOS元件之制造方法
摘要 一种具有侧面隔离的埋入布植层(buried implanted layers for lateral isolation,BILLI)结构的互补式金氧半导体(CMOS)元件 之制造方法,该元件能够有效防止闩锁;其包含下列步 骤:在一既定的传导型半导体基座上形成一光罩图型, 以曝露一区域,以便与该基座具有相同传导型的MOS电 晶体在该区域形成,其中该光罩图型具有缓坡型的垂 直边界;于是藉离子布植方式布植不纯离子于基座内以 便透过光罩图型,来形成岛状的埋入层,埋入层具有 的传导型与基座者相同,而连续的形成在光罩图型垂 直边界面之下。
申请公布号 TW399303 申请公布日期 2000.07.21
申请号 TW086108266 申请日期 1997.06.14
申请人 现代电子产业股份有限公司 发明人 金光洙;俞景东
分类号 H01L21/8238 主分类号 H01L21/8238
代理机构 代理人 廖瑞堂 台北巿民生东路三段二十一号十楼
主权项 1.一种具有BILLI结构的CMOS之制造方法,其包括的步骤为:在一既定传导型的半导体基座上形成一光罩图型,以曝露一区予一COMS电晶体形成于此,其具有的传导型与基座所具有相同,该光罩图型具有缓和坡度的垂直边界面;及以离子布植方式透过该光罩图型布植离子于该基座内,形成岛状的埋入层,该不纯物离子具有的传导型与基座所具者相同。2.如申请专利范围第1项所述之CMOS之制造方法,其中所述埋入层系在该光罩图型的垂直边界面下方连续形成者。3.如申请专利范围第1项所述之CMOS之制造方法,其中所述光罩图型的形成步骤包括:在基座上依序形成第一层与第二层;将第一及第二层图型化,以曝露一区予MOS电晶体形成于此;依序形成与第一层具有相同材质的第三层,及与第二层具有相同材质的第四层于该基座上;及以毡状蚀刻第三与第四层,形成由第三与第四层所造成的隔离壁于第一与第二层的侧壁上,该隔离壁形成光罩图型的具有缓和坡度的垂直边界面。4.如申请专利范围第3项所述之CMOS之制造方法,其中所述第一层为氧化层,而第二层为聚矽层。5.如申请专利范围第3项所述之CMOS之制造方法,其中所述第一层为氧化层,而第二层为氮化层。6.如申请专利范围第1项所述之CMOS之制造方法,其中形成该光罩图型的步骤包括:形成该光罩图型的步骤包括:形成一光致抗蚀层于该基座上将该光致抗蚀层图型化,以曝露一区予MOS电晶体形成于此;及将已图型化的光致抗蚀层施以加热过程,以形成该光致抗蚀层的具有缓和坡度的一垂直边界面。7.如申请专利范围第6项所述之CMOS之制造方法,其中所述加热过程系在100℃-200℃温度下完成者。图示简单说明:第一图A至第一图C为说明传统式具有BILLI结构的CMOS元件制造过程的剖面图;第二图A至第二图E为说明本发明之具有BILLI结构的CMOS元件在一实施例中制造过程的剖面图;及第三图为说明本发明之具有BILLI结构的CMOS元件在另一实施例中之剖面图。
地址 韩国