| 主权项 |
1.一种时计控制方法,步骤包括:(a) 接收一外部时计信号;(b) 计算被定义为(T1-T2)之第一期间,其中T1表示该外部时计信号之周期,而T2为该外部时计信号经过装置产生时计脉冲相位差至该外部时计信号之期间;(c) 阻止该外部时计信号于该第一期间被传送;及(d) 驱动该外部时计信号,藉以将外部时计信号转换成内部时计信号。2.如申请专利范围第1项之电路,其中在该部骤(b)所计算得之第二期间被定义为(T1-(T2-NT1)),虚设如T1小于T2,其中N 为一符合方程式T1>(T2-NT1)之整数,且其中该外部时计信号在步骤(c)之第二期间中被停止传送。3.时计信号控制电路,包括:(a) 一输入缓冲器,用以接收外部时计信号;(b) 一时计延迟侦测器,用以侦测被定义为(T1-T2)之第一期间,其中T1为该外部时计信号周期,T2为该外部时计信号经装置产生时计脉冲相位差至该外部时计信号之期间;(c) 一时计延迟补偿器,用以阻止该外部计信号于该第一期间内被传送;及(d) 一时计驱动器,用以驱动该外部时计信号信号藉以转换该外部时计信号成为一内部时计信号。4.如申请专利范围第3项之电路,其中该时计延迟侦测器侦测到一个被定义为(T1-(T2-NT1))之第二期间,虚设如T1小于T2,其中N为一符合方程式T1>(T2-NT1)之整数,且其中该补偿器阻止该外部时计信号于该第二期间中被传送。5.时计信号控制电路,包括:(a) 一输入缓冲器,用以接收外部时计信号;(b) 一时计延迟侦测器,用以侦测被定义为(T1-T2)之第一期间,其中T1为该外部时计信号周期,T2为该外部时计信号经装置产生时计脉冲相位差至该外部时计信号之期间,并于该第一期间传送一停止信号;(c) 一时计延迟补偿器,用以从该延迟侦测器接收停止信号,并阻止该外部计信号于该第一期间内被传送;(d) 一时计驱动器,用以驱动传自于该时计延迟产生补偿器之输出信号,用以转换该外部时计信号成内部时计信号;及(e) 一虚设输入缓冲器,与用以接收该内部时计信号之该输入缓冲器等效;该时计延迟侦测器接到一从该输入缓冲器传送来之第一输出时计信号,及一从该时计延迟补偿器传来之第二时计信号,及传自于该虚设输入缓冲器之第三输出时计信号藉以侦测该第一期间。6.如申请专利范围第5项之方法,其中该时计延侦侧器侦测到一被定义为(T1-(T2-NT1))之第二期间,虚设如T1小于T2,其中N 为一符合方程式T1>(T2-NT1)之整数,且其中该补偿器阻止该外部时计信号于第二时间被传送。7.如申请专利范围第5或6项之电路,其中该时计延迟侦测器包括一用以侦测第一输出时计信号之第一时计周期T1之时计周期侦测器,及一个在每一该输入缓冲器及该时计驱动器用以侦测时计脉冲相位差T2之时计脉冲相位差侦测器;该时计脉冲相位差延迟侦测器包括:(a) 第一及第二延迟产生器,用以产生第一及第二输出信号每一个皆具有定义为(T1-T2+)之延迟时间,每一个2T1,基于时计信号具有有延迟时间定义为(T1+),并藉分割该第一输出时计信号以求取,其中表示数位电路固有之延迟误差;(b) 一时计延迟产生器,用以产生具有延迟时间为(T1+)之第三输出信号并从该第一输出信号以T1被延迟;(c) 一合成器,用以合成从该第一及第二延迟产生器传出之输出信号;(d) 一时差侦测器,用以侦测位于一传自该合成器及传自该周期延迟产生器之输出信号时差;该时计脉冲相位差延迟侦测器产生(T1-T2)之延迟时间,基于该时间差于一等于该延迟时间(T1-T2)之一段时间致动该停止信号。8.如申请专利范围第5项之电路,其中该时计延迟侦测器包括一用以侦测第一输出时计信号之第一时计周期T1的时计周期侦测器,及一个在各该输入缓冲器及该时计驱动器用以侦测时计脉冲相位差T2之时计脉冲相位差侦测器;该时计脉冲相位差延迟侦测器包括:(a) 一延迟产生器,用以产生具有定义为(T1-T2+)延迟时间之输出信号,每一个2T1,基于时计信号具有之延迟时间被定义为(T1+),并藉分割该第一输出时计信号以求得,其中表示数位电路固有之延迟误差;(b) 一个时计延迟产生器,用以产生具有延迟时间为(T1+)之第三输出信号并从该第一输出信号以T1时间延迟;(c) 一乘法器,用来以某数目乘以传自该延迟产生器之输出信号;(d) 一时差侦测器,用于侦测传自该合成器及该乘法器之输出信号间之时间差;该时计脉冲相位差延迟侦测器基于该时间差产生(T1-T2)之延迟时间,并在相当于该延迟时间(T1-T2)之期间内致动该停止信号。9.如申请专利范围第7项之方法,其中各该第一及第二延迟产生器中包含复数之开关,其中之一在当接收到一传自该时计周期产生器之输出信号时被开启,并包含复数之延迟电路;一时计信号输入各该第一及第二延迟产生器伴随己导通之开关在某一位置形成封闭回路,并朝向输出埠传入该延迟电路。10.如申请专利范围第7项之方法,其中该周期延迟产生器包含复数之开关,其中之一在当接收到一传自于该时计周期侦测器之输出信号时被开启,并包含复数之延迟电路,一时计信号输入各该第一及第二延迟产生器伴随己导通之开关在某一位置形成封闭回路,并朝向输出埠传入该延迟电路。11.如申请专利范围第7项之电路,其中该时计周期侦测器包含复数之延迟电路及复数之闩锁电路;且于其中,位于和该第一输出时计信号到达处之该等延迟电路中之一者相关连位置的该等闩锁电路中之一者,在下一个第一输出时计信号被输入时,传送出一个表示该时计周期T1的信号。12.如申请专利范围第7项之电路,其中至少该第一,第二,及周期延迟产生器之一包含复数之MOS电晶体,至少其中之一于接到一传自该时计周期侦测器之输出信号时被导通,该第一期间包括MOS电晶体被充电时之期间。13.如申请专利范围第12项之电路,其中该已开启之MOS电晶体充电期间系由改变该MOS电晶体负载所控制。14.如申请专利范围第12项之电路,其中该已开启之MOS电晶体充电期间系由改变供应给该MOS电晶体电源之电流値所控制。15.如申请专利范围第7项之电路,其中,该第一、第二及周期延迟生器中之至少一个包含:复数之开关,其中之一开关在接到一传自该计周期侦测器之输出信号时被导通;及复数之延迟电路;且于其中,输入至该等延迟电路之一时计信号自该等延迟电路中之与该导通之开关相关连的一延迟电路被输出。16.如申请专利范围第7项之电路,其中该第一、第二及周期延迟生器中之至少一个包含:复数之第一延迟电路;复数之第二延迟电路,于其中,一时计信号系朝向和在该第一延迟电路中之时计信号之传送方向相反之方向被传送;及复数之开关,其中之一开关在接到一传自该计周期侦测器之输出信号时被导通;一输入于该电路之时计信号被传送通过该第一延迟电路,并从位于该第一延迟电路之延迟电路中被输入至该第二延迟电路,伴随该已被导通之开关通过该已导通之开关,朝向输埠传经该第二延迟电路。17.时计信号控制电路,包括:(a) 一输入缓冲器,用以接收外部时计信号;(b) 一时计延迟侦测器,用以侦测被定义为(T1-T2)之第一期间,其中T1为该外部时计信号周期,T2为该外部时计信号经装置产生时计脉冲相位差至该外部时计信号之期间,并于该第一期间传送一停止信号;(c) 一时计延迟补偿器,用以从该延迟侦测器接收停止信号,并阻止该外部计信号于该第一期间内被传送;(d) 一时计驱动器,用以驱动传自于该时计延迟产生补偿器之输出信号,用以转换该外部时计信号成内部时计信号;及(e) 一虚设输入缓冲器,和用以接收该内部时计信号之该输入缓冲器等效;该时计延迟侦测器包括:(ba) 一时计周期侦测器,用以侦测传自该输入缓冲器之第一输出时计信号之时计周期;及(bb) 一时计脉冲相位差延迟侦测器,用以侦测各该输入缓冲器及该时计驱动器之时计脉冲相位差;该时计脉冲相位差延迟侦测器包括:(bb1) 第一时差侦测器,用以传送具有脉冲宽度时间差为(td1+td2)之时计信号,其中td1表示该输入缓冲器之延迟时间,而td2表示该计驱动器之延迟时间;(bb2) 一虚设时计周期侦测器,具有与该时计周期侦测器相同之延迟时间td3用以接收该第一输出时计信号;(bb3) 一除法电路,分割该第一输出信号及该虚设时计周期侦测器所传送之出时计信号藉以传送周期为2T1之补偿时计信号,其脉冲宽度为(T1+td3);每一信号具有一相等于该第一输时计信号之前缘,后缘相对于该第一输出时计信号有td3之延迟时间;(bb4) 第一及第二合成器,用以合成周期为2T1之该补偿时计信号及从该第一时差侦测器传来之该时计信号藉以传送具有周期为2T1之输出信号且同样具有一主动位准周期为(td1+td2+T1+td3);(bb5) 第一及第二控制闸,各该控制闸接收该补偿时计信号俾受控制而接收该第一输出时计信号;(bb6) 第一及第二延迟产生器,各该延迟产生器皆包括:复数之开关,其中之一开关在接到传自该时计周期侦测器之输出时计信号时会被导通;及复数之延迟电路,各该第一及第二延迟产生器接收由该第一及第二控制闸之输出时计信号及该第一及第二合成器所传来之输出时计信号,该传自于该第一及第二控制闸之该输出信号系由该传自于第一及第二合成器之该输出信号加以控制其在该延迟电路中之前进及停止;(bb7) 一时计延迟产生器,包括:复数之开关,其中之一开关在收到从该时计侦测器传来之输出信号时将被导通;及复数之延迟电路;该周期延迟产生器接收该第一输出时计信号,该第一输出时计信号于该被导通之开关的位置折返,并朝向输出埠传进该延迟电路;(bb8) 一第三合成器用以合成传自于该第一及第二延迟产生器之输出信号;及(bb9) 一第二时差侦测器用以侦测传自于该第三合成器及该周期产生器输出信号间之差异,并传送此差异指示信号至该时计延迟补偿器做为该停止信号。18.时计信号控制电路,包括:(a) 一输入缓冲器用以接收外部时计信号;(b) 一时计延迟侦测器用以侦测被定义为(T1-T2)之第一期间,其中T1为该外部时计信号周期,T2为该外部时计信号经装置产生时计脉冲相位差至该外部时计信号之期间,并于该第一期间传送一停止信号;(c) 一时计延迟补偿器用以从该延迟侦测器接收停止信号,并停止该外部计信号于该第一期间内之传送;(d) 一时计驱动器用以驱动传自于该时计延迟产生补偿器之输出信号,用以转换该外部时计信号成内部时计信号;及(e) 一虚设输入缓冲器相等于用以接收该内部时计信号之该输入缓冲器;该时计延迟侦测器包括:(ba) 一时计周期侦测器用以侦测传自该输入缓冲器之第一输出时计信号之时计周期;及(bb) 一时计脉冲相位差延迟侦测器用以侦测各该输入缓冲器及该时计驱动器之时计脉冲相位差;该时计脉冲相位差侦测器包括:(bb1) 一第一时差侦测器用以传送具有脉冲宽度时差为(td1+td2)之时计信号,其中td1表示该输入缓冲器之延迟时间,而td2表示该计驱动器之延迟时间;(bb2) 一除法电路用以除该第一输出信号藉以传送周期为2T1之补偿时计信号,其脉冲宽度为(T1+),其中表示数位电路固有之延迟误差;每一信号具有一相等于该第一输出时计信号之前缘,及从该第一输出时计信号(T1+)延迟时间之后缘;(bb3) 用以合成周期为2T1之该补偿时计信号之第一及第二合成器及从该第一时差侦测器传来之该时计信号藉以传送具有周期为2T1之输出信号且同样具有一主动位准周期为(td1+td2+T1+);及(bb4) 一时计延迟产生器包括复数之开关,其中之一在收到该第一输出时计信号时被开启,及复数之延迟电路,该周期延迟产生器接收该第一输出时计信号,伴随该开启开关在一位置产生封闭回路,并朝向输出埠传进该延迟电路;该时计延迟补偿器包括;(c1) 第一及第二控制闸每一个接收该补偿时计信号用以控制接收该第一输出时计信号;(c2) 第一及第二延迟产生器每一个皆包括复数之开关,其中之一在当接到传自该时计周期侦测器之输出时计信号时会被导通,及复数之延迟电路,各该第一及第二延迟产生器接收由该第一及第二控制闸之输出时计信号及该第一及第二合成器所传来之输出时计信号,该传自于该第一及第二控制闸之该输出信号系由该传自于第一及第二合成器之该输出信号加以控制其在该延迟电路内之前进及停止;(c3)一第三合成器用以合成传自该第一及第二延迟产生器之输出信号,此一合成之输出信号被传送至该时计驱动器。19.时计信号控制电路,包括:(a) 一输入缓冲器用以接收外部时计信号;(b) 一时计延迟侦测器用以侦测被定义为(T1-T2)之第一期间,其中T1为该外部时计信号周期,T2为该外部时计信号经装置产生时计脉冲相位差至该外部时计信号之期间,并于该第一期间传送一停止信号;(c) 一时计延迟补偿器用以从该延迟侦测器接收停止信号,并阻止该外部计信号于该第一期间内被传送;(d) 一时计驱动器用以驱动传自于该时计延迟产生补偿器之输出信号,用以转换该外部时计信号成内部时计信号;及(e) 一虚设输入缓冲器相等于用以接收该内部时计信号之该输入缓冲器;该时计延迟侦测器包括:(ba) 一时计周期侦测器用以侦测传自该输入缓冲器之第一输出时计信号之时计周期;及(bb) 一时计脉冲相位差延迟侦测器用以侦测各该输入缓冲器及该时计驱动器之时计脉冲相位差,该时计脉冲相位差侦测器包括:(bb1) 第一时差侦测器用以传送具有脉冲宽度时间差为(td1 + td2)之时计信号,其中td1表示该输入缓冲器之延迟时间,而td2表示该计驱动器之延迟时间;(bb2) 一虚设时计周期侦测器具有与该时计周期侦测器相同之延迟时间td3用以接收该第一输出时计信号;(bb3) 一除法电路分割该第一输出信号及该虚设时计周期侦测器所传送之出时计信号藉以传送周期为2T1之补偿时计信号,其脉冲宽度为(T1+td3);每一信号具有一相等于该第一输时计信号之前缘,后缘相对于该第一输出时计信号有td3之延迟时间;(bb4) 第一及第二合成器用以合成周期为2T1之该补偿时计信号及从该第一时差侦测器传来之该时计信号藉以传送具有周期为2T1之输出信号且同样具有一主动位准周期为(td1+td2+T1+td3);(bb5) 一控制闸用以接收该补偿时计信号藉以控制接收该第一输出时计信号;(bb6) 一延迟产生器包括复数之开关其中之一在当接到传自该时计周期侦测器之输出时计信号时被导通,及复数之延迟电路,该延迟产生器接收传自该时序信号产生器之输出时计信号,及传自该第一及第二合成器之输出时计信号,该传自该时序信号产生器之输出时计信号由该传自该第一及第二合成器之输出时计信号所控制以在该延迟电路前进及停止;(bb7) 一时计延迟产生器包括复数之开关,其中之一在收到该第一输出时计信号时被开启,及复数之延迟电路,该周期延迟产生器用以接收该第一输出时计信号,伴随该已开启之开关在一位置产生封闭回路,并朝向输出埠传进该延迟电路;(bb8) 一以某一整数乘一个传自于该延迟产生器之输出信号之乘法器;及(bb9) 第二时差侦测器用以侦测传自该第三合成器之输出信号及传自该周期产生器之输出信号间之差异,并传送此差异指示信号至该时计延迟补偿器做为该停止信号。20.如申请专利范围第17项之电路,其中至少该第一,第二,及周期延迟产生器之一包含复数之MOS电晶体,至少其中之一于接到一传自该时计周期侦测器之输出信号时被导通,该第一期间包括MOS电晶体被充电时之期间。21.如申请专利范围第18项之电路,其中至少该第一,第二,及周期延迟产生器之一包含复数之MOS电晶体,至少其中之一于接到一传自该时计周期侦测器之输出信号时被导通,该第一期间包括MOS电晶体被充电时之期间。22.如申请专利范围第17项之电路,其中至少一个该第一,第二及周期延迟生器系包含复数之开关,其中之一在接到一传自该计周期侦测器之输出信号时被导通,及复数之延迟电路,且伴随该已被导通之开关,其中一输入于该延迟电路之时计信号从一位于该延迟电路之延迟电路中输出。23.如申请专利范围第18项之电路,其中至少一个该第一,第二及周期延迟生器系包含复数之开关,其中之一在接到一传自该计周期侦测器之输出信号时被导通,及复数之延迟电路,且伴随该已被导通之开关,其中一输入于该延迟电路之时计信号从一位于该延迟电路之延迟电路中输出。24.如申请专利范围第17项之电路,其中至少有一个该第一,第二及周期延迟生器系包含复数之第一延迟电路,复数之第一延迟电路其中之一时计信号系以相反于一传自该第一延迟电路之时计信号之方向被传送,及复数之开关,其中之一在接到一传自该计周期侦测器之输出信号时被导通,一输入于该电路之时计信号被传送通过该第一延迟电路,并从位于该第一延迟电路之延迟电路中被输入至该第二延迟电路,伴随该已被导通之开关通过该已导通之开关,朝向输埠传经该第二延迟电路。25.如申请专利范围第18项之电路,其中至少有一个该第一,第二及周期延迟生器系包含复数之第一延迟电路,复数之第一延迟电路其中之一时计信号系以相反于一传自该第一延迟电路之时计信号之方向被传送,及复数之开关,其中之一在接到一传自该计周期侦测器之输出信号时被导通,一输入于该电路之时计信号被传送通过该第一延迟电路,并从位于该第一延迟电路之延迟电路中被输入至该第二延迟电路,伴随该已被导通之开关通过该已导通之开关,朝向输埠传经该第二延迟电路。26.时计信号控制电路,包括:(a) 一输入缓冲器用以接收外部时计信号;(b) 一时计延迟侦测器用以侦测被定义为(T1-T2)之第一期间,其中T1为该外部时计信号周期,T2为该外部时计信号经装置产生时计脉冲相位差至该外部时计信号之期间,并于该第一期间传送一停止信号;(c) 一时计延迟补偿器用以从该延迟侦测器接收停止信号,并阻止该外部计信号于该第一期间内被传送;(d) 一时计驱动器用以驱动传自于该时计延迟产生补偿器之输出信号,用以转换该外部时计信号成内部时计信号;及(e) 一虚设输入缓冲器相等于用以接收该内部时计信号之该输入缓冲器;该时计延迟侦测器包括:(ba) 一时计周期侦测器用以侦测传自该输入缓冲器之第一输出时计信号之时计周期;及(bb) 一时计脉冲相位差延迟侦测器用以侦测各该输入缓冲器及该时计驱动器之时计脉冲相位差;该时计脉冲相位差延迟侦测器包括:(bb1) 第一时差侦测器用以传送具有脉冲宽度时差为(td1+td2)之时计信号,其中td1表示该输入缓冲器之延迟时间,而td2表示该计驱动器之延迟时间;(bb2) 一虚设时计周期侦测器具有与该时计周期侦测器相同之延迟时间td3,用以接收该第一输出时计信号;(bb3) 一除法电路(divider)用以除该第一输出信号及该虚设时计周期侦测器所传送之时计信号藉以传送周期为2T1之补偿时计信号,其脉冲宽度为(T1+td3);每一信号具有一相等于该第一输时计信号之前缘,而后缘相对于该第一输出时计信号有td3之延迟时间;(bb4) 第一及第二合成器用以合成周期为2T1之该补偿时计信号及从该第一时差侦测器传来之该时计信号藉以传送具有周期为2T1之输出信号且同样具有一主动位准周期为(td1+td2+T1+td3);(bb5) 一时计信号产生器用以产生具有工作比为50之时序信号;(bb6) 一延迟产生器包括复数之开关其中之一在当接到传自该时计周期侦测器之输出时计信号时被导通,及复数之延迟电路,该延迟产生器接收传自该时序信号产生器之输出时计信号,及传自该第一及第二合成器之输出时计信号,该传自该时序信号产生器之输出时计信号由该传自该第一及第二合成器之输出时计信号所控制以在该延迟电路前进及停止;(bb7) 一时计延迟产生器包括复数之开关,其中之一在收到该第一输出时计信号时被开启,及复数之延迟电路,该周期延迟产生器用以接收该第一输出时计信号,伴随该已开启之开关在一位置产生封闭回路,并朝向输出埠传进该延迟电路;(bb8) 用以合成输出信号之第三合成器传自该第一及第二延迟产生器;及(bb9) 第二时差侦测器用以侦测传自该第三合成器之输出信号及传自该周期产生器之输出信号间之差异,并传送此差异指示信号至该时计延迟补偿器做为该停止信号。27.时计信号控制电路,包括:(a) 一输入缓冲器,以接收外部时计信号;(b) 一时计延迟侦测器用以侦测被定义为(T1-T2)之第一期间,其中T1为该外部时计信号周期,T2为该外部时计信号经装置产生时计脉冲相位差至该外部时计信号之期间,并于该第一期间传送一停止信号;(c) 一时计延迟补偿器用以从该延迟侦测器接收停止信号,并阻止该外部计信号于该第一期间内被传送;(d) 一时计驱动器用以驱动传自于该时计延迟产生补偿器之输出信号,用以转换该外部时计信号成内部时计信号;及(e) 一虚设输入缓冲器相等于用以接收该内部时计信号之该输入缓冲器;该时计延迟侦测器包括:(ba) 一时计周期侦测器用以侦测传自该输入缓冲器之第一输出时计信号之时计周期;及(bb) 一时计脉冲相位差延迟侦测器用以侦测各该输入缓冲器及该时计驱动器之时计脉冲相位差;该时计脉冲相位差侦测器包括:(bb1) 第一时差侦测器用以传送具有脉冲宽度时差为(td1+td2)之时计信号,其中td1表示该输入缓冲器之延迟时间,而td2表示该计驱动器之延迟时间;(bb2) 一除法电路用以除该第一输出信号藉以传送周期为2T1之补偿时计信号,其脉冲宽度为(T1+),其中表示数位电路固有之延迟误差;每一信号具有一相等于该第一输出时计信号之前缘,及从该第一输出时计信号(T1+)延迟时间之后缘;(bb3) 用以合成周期为2T1之该补偿时计信号之第一及第二合成器及从该第一时差侦测器传来之该时计信号藉以传送具有周期为2T1之输出信号且同样具有一主动位准周期为(td1+td2+T1+);及(bb4) 一时计延迟产生器包括复数之开关,其中之一在收到该第一输出时计信号时被开启,及复数之延迟电路,该周期延迟产生器接收该第一输出时计信号,伴随该开启开关在一位置产生封闭回路,并朝向输出埠传进该延迟电路;该时计延迟补偿器包括;(c1) 一时计信号产生器用以产生具有工作比为50之时序信号;(c2) 一延迟产生器包括复数之开关其中之一在当接到传自该时计周期侦测器之输出时计信号时被导通,及复数之延迟电路,该延迟产生器接收传自该时序信号产生器之输出时计信号,及传自该第一及第二合成器之输出时计信号,该传自该时序信号产生器之输出时计信号由该传自该第一及第二合成器之输出时计信号所控制以在该延迟电路前进及停止。 |
