发明名称 |
无鉴相盲区的非线性鉴频鉴相器 |
摘要 |
无鉴相盲区的非线性鉴频鉴相器,涉及锁相环电路,彻底解决了传统鉴频鉴相器存在的“鉴相盲区”问题。它包括第一或门、第二或门、第一D触发器、第二D触发器、与门和延迟单元。第一或门的输出端与第一D触发器的信号输入端D1相连,参考信号CKPEF送入第一D触发器的时钟输入端CK1,第一D触发器的输出端Q1和与门的一个输入端相连,第一D触发器的异步复位端Rst1与第二D触发器的异步复位端Rst2相连并同时和延迟单元的输出端相连,第二或门的输出端与第二D触发器的信号输入端D2相连,反馈信号CKVCO送入第二D触发器的时钟输入端CK2,第二D触发器的输出端Q2和与门的另一个输入端相连,与门的输出端与延迟单元的输入端相连。本发明适用于锁相环电路中。 |
申请公布号 |
CN101388666B |
申请公布日期 |
2011.01.26 |
申请号 |
CN200810137288.1 |
申请日期 |
2008.10.10 |
申请人 |
哈尔滨工业大学 |
发明人 |
来逢昌;兰金保;高志强;王进祥 |
分类号 |
H03L7/089(2006.01)I;H03D13/00(2006.01)I |
主分类号 |
H03L7/089(2006.01)I |
代理机构 |
哈尔滨市松花江专利商标事务所 23109 |
代理人 |
牟永林 |
主权项 |
1.无鉴相盲区的非线性鉴频鉴相器,其特征在于:无鉴相盲区的非线性鉴频鉴相器包括第一D触发器(3)、第二D触发器(4)、与门(6)和延迟单元(5),参考信号CKREF送入第一D触发器(3)的时钟输入端CK<sub>1</sub>,第一D触发器(3)的输出端Q<sub>1</sub>和与门(6)的一个输入端相连,反馈信号CKVCO送入第二D触发器(4)的时钟输入端CK<sub>2</sub>,第二D触发器(4)的输出端Q<sub>2</sub>和与门(6)的另一个输入端相连,与门(6)的输出端与延迟单元(5)的输入端相连,第一D触发器(3)的异步复位端R<sub>st1</sub>与第二D触发器(4)的异步复位端R<sub>st2</sub>相连并同时和延迟单元(5)的输出端相连,无鉴相盲区的非线性鉴频鉴相器还包括第一或门(1)和第二或门(2),第一或门(1)的输出端与第一D触发器(3)的信号输入端D<sub>1</sub>相连,第二或门(2)的输出端与第二D触发器(4)的信号输入端D<sub>2</sub>相连,第一或门(1)的两个输入端分别连接信号<img file="FSB00000195969400011.GIF" wi="80" he="51" />和反馈信号CKVCO,第二或门(2)的两个输入端分别连接信号<img file="FSB00000195969400012.GIF" wi="64" he="51" />和参考信号CKREF。 |
地址 |
150001 黑龙江省哈尔滨市南岗区西大直街92号 |