| 主权项 |
2.如申请专利范围第1项之光写头,其中连接于前述启动脉冲滙流排线、n相时钟脉冲滙流排线、写入信号滙流排线之电流限制用电阻器内装于晶片内。3.如申请专利范围第1项之光写头,其中连接于前述n相时钟脉冲滙流排线之电流限制电阻器内装于晶片内。4.如申请专利范围第3项之光写头,其中缓冲IC分别插入前述n相之时钟脉冲滙流排线。5.一种光写头,其系一次元排列复数个自扫描型发光元件阵列晶片者,该自扫描型发光元件阵列晶片具备:传输元件阵列,其一次元排列多数个具有控制临限电压或临限电流之控制电极之3端子传输元件,藉具有单向性之元素使邻接之传输元件之控制电极相互电连接,经由各负载电阻器连接电源线路于前述传输元件之各控制电极,于前述各传输元件之剩余2端子中之一方分别按每n个传输元件顺序一一连接n相(n为2以上之整数)之时钟脉冲配线而形成;以及发光元件阵列,其一次元排列多数个具有控制临限电压或临限电流之控制电极之3端子发光元件,将前述传输元件之各控制电极连接于前述发光元件之对应控制电极,于前述各发光元件之剩余2端子中之一方连接施加写入信号之配线而形成,其特征在于:共用启动脉冲滙流排线连接于各晶片;共用n相时钟脉冲滙流排线连接于各晶片;个别2条写入信号滙流排线分别连接于各晶片,前述2条写入信号滙流排线藉各晶片每隔一个与前述发光元件连接。6.一种光写头,其系一次元排列复数个自扫描型发光元件阵列晶片者,该自扫描型发光元件阵列晶片具备:传输元件阵列,其一次元排列多数个具有控制临限电压或临限电流之控制电极之3端子传输元件,藉具有单向性之元件相互电连接邻接之传输元件之控制电极,经由各负载电阻器连接电源线于前述传输元件之各控制电极,于前述各传输元件之剩余2端子中之一方,经由电流限制用电阻器,分别按每n个传输元件顺序一一连接n相(n为2以上之整数)时钟脉冲配线而形成;以及发光元件阵列,其一次元排列多数个具有控制临限电压或临限电流之控制电极之3端子发光元件,将前述发光元件之各控制电极连接于n个中每一个前述传输元件之对应控制电极,经由电流限制用电阻器,连接施加写入信号之配线于前述各发光元件之剩余2端子之一而形成,其特征在于:个别启动脉冲滙流排线分别连接于各晶片;共用n相时钟脉冲滙流排线连接于各晶片;共用电流施加滙流排线连接于各晶片。7.一种光写头,其系一次元排列复数个自扫描型发光元件阵列晶片者,该自扫描型发光元件阵列晶片具备:传输元件阵列,其一次元排列多数个具有控制临限电压或临限电流之控制电极之3端子传输元件,藉具有单向性之元件将邻接之传输元件之控制电极相互电连接,经由各负载电阻器连接电源线于前述传输元件之各控制电极,于前述各传输元件剩余的2端子中之一方,按每n个传输元件顺序,一一连接n相(n为2以上整数)之时钟脉冲配线而形成;以及发光元件阵列,其一次元排列多数个具有控制临限电压或电流之控制电极之3端子发光元件,将前述传输元件之各控制电极连接于前述发光元件之对应控制电极,于前述各发光元件之剩余2端子中之一方连接施加写入信号之配线而形成,其特征在于:m条(m为2以上之整数)启动脉冲滙流排线连接于各晶片;个别写入信号滙流排线分别连接相邻接之m个晶片之每一个,与前述启动脉冲滙流排线、n相时钟脉冲滙流排线、写入信号滙流排线连接之电阻器内装于晶片内。8.一种光写头,其系一次元排列复数个自扫描型发光元件阵列晶片者,该自扫描型发光元件阵列晶片具备:传输元件阵列,其一次元排列多数个具有控制临限电压或临限电流之控制电极之3端子传输元件,藉具有单向性之元件将邻接之传输元件之控制电极相互电连接,经由各负载电阻器连接电源线于前述传输元件之各控制电极,于前述各传输元件之剩余2端子中之一方,按每n个传输元件顺序,一一连接n相(n为2以上之整数)之时钟脉冲配线而形成;以及发光元件阵列,其一次元排列多数个具有控制临限电压或临限电流之控制电极之3端子发光元件,连接前述传输元件之各控制电极于前述发光元件之对应控制电极,于前述各发光元件之剩余2端子之一连接施加写入信号之配线而形成,其特征在于:前述复数个晶片分成相互邻接之m个(m为2以上之整数)晶片组;于一组内之晶片中,将某一晶片之最终打线焊垫与次一晶片之启动脉冲打线焊垫连接;共用启动脉冲滙流排线与各组内之最初晶片连接;共用n相时钟脉冲滙流排线与各晶片连接;个别写入信号滙流排线分别与各组内之全部晶片连接。9.一种光写头,其系一次元排列复数个自扫描型发光元件阵列晶片者,该自扫描型发光元件阵列晶片具备:传输元件阵列,其一次元排列多数个具有临限电压或临限电流之控制电极之3端子传输元件,藉具有单向性之元件将邻接之传输元件之控制电极相互电连接,经由各负载电阻器连接电源线于前述传输元件之各控制电极,于前述各传输元件之剩余2端子中之一方,经由电流限制用电阻器,按每n个传输元件顺序,一一连接n个(n为2以上整数)之时钟脉冲配线而形成;以及发光元件阵列,其一次元排列多数个具有控制临限电压或临限电流之控制电极之3端子发光元件,将前述发光元件之各控制电极连接于n个中每一个前述传输元件之对应控制电极,于前述各发光元件之剩余2端子中之一方,经由电流限制用电阻器,连接施加写入信号之配线而形成,其特征在于:个别启动脉冲滙流排线连接于邻接之m个(m为2以上整数)晶片中之每一个;某相之m条时钟脉冲滙流排线依序连接于前述邻接之m个晶片;共用之其他相之时钟脉冲滙流排线连接于各晶片;共用写入信号滙流排线分别连接于各晶片。图式简单说明:图1系显示3端子发光闸流体之基本构造之图式。图2系自扫描型发光元件阵列之等效电路图。图3系显示本发明实施例1之光写头之图式。图4A、图4B系显示实施例1所用1点点灯型SLED晶片之图式。图5系显示本发明实施例2a之光写头之图式。图6A、图6B系显示实施例2a所用电阻器内装型SLED晶片之图式。图7A、图7B系显示实施例2b所用电阻器内装型SLED晶片之图式。图8系显示本发明实施例2c之光写头之图式。图9系显示本发明实施例3之光写头之图式。图10A、图10B系显示实施例3所用2点点灯型SLED晶片之图式。图11系显示本发明实施例4之光写头。图12系显示实施例4所用复数点灯型SLED晶片之图式。图13系显示本发明实施例5之光写头之图式。图14系显示实施例5之驱动波形例之图式。图15系显示本发明实施例6之光写头之图式。图16A、图16B系显示实施例6所用1点点灯型SLED晶片之图式。图17系显示实施例6之驱动波形例之图式。图18系显示本发明实施例7之光写头之图式。 |
