| 主权项 |
1.基于分治且无重叠模块的亚二次多项式乘法器其特征在于，该亚二次多项式乘法器是在集成电路上实现两个2<sup>t</sup>-1＝2m＝n次多项式乘法器，t＞1，该亚二次多项式乘法器含有：输入操作数分裂电路(I<sub>A</sub>)和(I<sub>B</sub>)，输出操作数合成电路(O<sub>C</sub>)，三个利用Karatsuba-Ofman算法来计算两个1次多项式相乘的电路K<sub>2</sub>，分别用(K<sub>21</sub>)、(K<sub>22</sub>)和(K<sub>23</sub>)来表示；五个用于把两个2次多项式相加得到一个2次多项式的多项式加法电路<img file="FSA00000266723500011.GIF" wi="47" he="30" />分别用<img file="FSA00000266723500012.GIF" wi="548" he="43" />和<img file="FSA00000266723500013.GIF" wi="101" he="42" />表示，还有一个对输入乘以x<sup>2</sup>的倍乘电路，所述x是所述两个2<sup>t</sup>-1次多项式中的x变量项，其中：所述2<sup>t</sup>-1次多项式乘法器的输入量分别是输入操作数A和B，<img file="FSA00000266723500014.GIF" wi="261" he="129" /><img file="FSA00000266723500015.GIF" wi="260" he="128" />a<sub>i</sub>等于0或者1，输出量为多项式乘积C＝AB＝c<sub>6</sub>x<sup>6</sup>+c<sub>5</sub>x<sup>5</sup>+c<sub>4</sub>x<sup>4</sup>+c<sub>3</sub>x<sup>3</sup>+c<sub>2</sub>x<sup>2</sup>+c<sub>1</sub>x+c<sub>0</sub>的系数c<sub>i</sub>，i＝0，1，2，3，4，5，6，在输入时，从x的指数的最低位开始，依据x的指数的奇偶性分别把操作数A和B分裂为两部分：<img file="FSA00000266723500016.GIF" wi="337" he="131" /><img file="FSA00000266723500017.GIF" wi="320" he="130" /><img file="FSA00000266723500018.GIF" wi="334" he="132" /><img file="FSA00000266723500019.GIF" wi="317" he="129" />所述2<sup>t</sup>-1＝2m＝n次多项式乘法器，其中：所述输入操作数分裂电路(I<sub>A</sub>)将所述操作数A每间隔1位地分裂为所述A<sub>e</sub>和A<sub>o</sub>，所述输入操作数分裂电路(I<sub>B</sub>)将所述操作数B每间隔1位地分裂为所述B<sub>e</sub>和B<sub>o</sub>，所述第一K<sub>2</sub>电路(K<sub>21</sub>)，输入是所述A<sub>e</sub>和B<sub>e</sub>，所述第二K<sub>2</sub>电路(K<sub>22</sub>)，输入是所述A<sub>o</sub>和B<sub>o</sub>，所述第一多项式加法电路<img file="FSA000002667235000110.GIF" wi="116" he="42" />输入是所述A<sub>e</sub>和A<sub>o</sub>，所述第二多项式加法电路<img file="FSA000002667235000111.GIF" wi="116" he="43" />输入是所述B<sub>e</sub>和B<sub>o</sub>，所述第三K<sub>2</sub>电路(K<sub>23</sub>)，两个输入端分别和所述第一多项式加法电路<img file="FSA000002667235000112.GIF" wi="119" he="42" />第二多项式加法电路<img file="FSA000002667235000113.GIF" wi="99" he="43" />的输出端相连，所述第三多项式加法电路<img file="FSA000002667235000114.GIF" wi="115" he="43" />两个输入端分别和所述第一、三K<sub>2</sub>电路(K<sub>21</sub>)和(K<sub>23</sub>)的输出端相连，所述倍乘电路，输入端和所述第二K<sub>2</sub>电路(K<sub>22</sub>)的输出端相连，输入所述A<sub>o</sub>和B<sub>o</sub>的乘积，输出是A<sub>o</sub>B<sub>o</sub>x<sup>2</sup>，所述第四多项式加法电路<img file="FSA000002667235000115.GIF" wi="116" he="42" />两个输入端分别和所述第一K<sub>2</sub>电路(K<sub>21</sub>)、倍乘电路的输出端相连，而输出是乘积AB中x的偶指数项A<sub>e</sub>B<sub>e</sub>+A<sub>o</sub>B<sub>o</sub>x<sup>2</sup>，所述第五多项式加法电路<img file="FSA000002667235000116.GIF" wi="116" he="42" />两个输入端分别和所述第二K<sub>2</sub>电路(K<sub>22</sub>)、第三多项式加法电路<img file="FSA000002667235000117.GIF" wi="99" he="44" />的输出端相连，而输出是乘积AB中x的奇指数项{[(A<sub>e</sub>+A<sub>o</sub>)(B<sub>e</sub>+B<sub>o</sub>)]-[A<sub>e</sub>B<sub>e</sub>+A<sub>o</sub>B<sub>o</sub>]}x，所述输出操作数合成电路(OC)，将所述加法电路<img file="FSA000002667235000118.GIF" wi="100" he="42" />和<img file="FSA000002667235000119.GIF" wi="107" he="43" />的输出端依次合成为多项式乘积C＝AB＝c<sub>6</sub>x<sup>6</sup>+c<sub>5</sub>x<sup>5</sup>+c<sub>4</sub>x<sup>4</sup>+c<sub>3</sub>x<sup>3</sup>+c<sub>2</sub>x<sup>2</sup>+c<sub>1</sub>x+c<sub>0</sub>的系数c<sub>i</sub>，i＝0，1，2，3，4，5，6。2、根据权利要求1所述的基于分治且无重叠模块的亚二次多项式乘法器其特征在于，所述的2<sup>t</sup>-1次多项式乘法器的推广为p<sup>t</sup>-1次多项式乘法器，p为大于1的奇数，p<sup>t</sup>-1次多项式乘法器是指从x的指数的最低位开始，在输入操作数分裂电路中每间隔p-1位取出1位，传送到递归计算两个p<sup>t-1</sup>-1次多项式乘积的电路中，其中t＞1，p为奇素数。 |
