| 主权项 |
1.一种CMOS清除电路,包括一南桥晶片及一跳线开关 ,所述南桥晶片具有一可控制南桥晶片清除CMOS资 料之重定信号端及一可控制BIOS执行CMOS设置程式 清除CMOS资料之信号输入端,所述跳线开关可选择 将所述重定信号端或信号输入端连接至一地端或 一电源端,从而将所述重定信号端或信号输入端设 为低电平或高电平。 2.如申请专利范围第1项所述之CMOS清除电路,其中 所述跳线开关包括一连接头,所述连接头具有三个 并列设置之接头,其中一端之接头连接至地端,另 一端之接头透过一可选择性安装之第一电阻连接 至电源端。 3.如申请专利范围第2项所述之CMOS清除电路,其中 所述南桥晶片之重定信号端透过一可选择性安装 之第二电阻连接至所述连接头之中间接头。 4.如申请专利范围第3项所述之CMOS清除电路,其中 所述南桥晶片之重定信号端同时透过一可选择性 安装之第三电阻连接至电源端。 5.如申请专利范围第4项所述之CMOS清除电路,其中 所述南桥晶片之重定信号端同时透过一电容连接 至地端。 6.如申请专利范围第2项所述之CMOS清除电路,其中 所述南桥晶片之信号输入端透过一可选择性安装 之第四电阻连接至所述连接头之中间接头。 7.如申请专利范围第2项所述之CMOS清除电路,其中 所述跳线开关还包括一具有两个针脚之跳帽,所述 跳帽可选择插设于所述连接头上任意两相邻之接 头内,从而选择将所述南桥晶片之重定信号端或信 号输入端连接至地端或电源端。 图式简单说明: 图1系本创作CMOS清除电路较佳实施方式在主机板 上之线路图。 图2系本创作CMOS清除电路使用硬体清除CMOS之等效 电路图。 图3系本创作CMOS清除电路使用软体清除CMOS之等效 电路图。 |
