发明名称 叠层电子元件及其制造方法
摘要 本发明提供了:一种叠层电子元件,其中:在由轮流叠加电介质陶瓷层和内电极层构成的电容部分的侧面上整体形成由电介质陶瓷层和通过拉长内电极层而形成的内电极层拉长部分构成的非电容部分;和在所说的非电容部分上设置一对外电极,以使所说的内电极层拉长部分与其交替连接;其中,所说的内电极层和所说的内电极层拉长部分形成基本上没有高度差异的齐平表面,并且所说的非电容部分中的电介质陶瓷层是由陶瓷构成的,该陶瓷比所说的电容部分中的电介质陶瓷层烧结程度高;以及制造叠层电子元件的方法。即使通过降低层的厚度而增加层的数量,导电图的厚度也不造成高度上的差异,并能抑制陶瓷叠层制品变形以及抑制绝缘阻抗下降和出现短路。
申请公布号 CN1949420B 申请公布日期 2011.01.19
申请号 CN200610006926.7 申请日期 2002.05.25
申请人 京陶瓷株式会社 发明人 岩井田智广;小泉成一
分类号 H01G4/30(2006.01)I;H01G4/12(2006.01)I;H01G13/00(2006.01)I;C04B35/00(2006.01)I 主分类号 H01G4/30(2006.01)I
代理机构 中国专利代理(香港)有限公司 72001 代理人 李连涛
主权项 一种叠层电子元件,其中:在由轮流叠加电介质陶瓷层和内电极层构成的电容部分的侧面上整体形成由电介质陶瓷层和通过拉长内电极层而形成的内电极层拉长部分构成的非电容部分;和在所说的非电容部分上设置一对外电极,以使所说的内电极层拉长部分与其交替连接;其中,所说的内电极层和所说的内电极层拉长部分形成基本上没有高度差异的齐平表面,并且所说的非电容部分中的电介质陶瓷层是由陶瓷构成的,该陶瓷比所说的电容部分中的电介质陶瓷层烧结程度高。
地址 日本京都市