高抗辐照CMOS半导体集成电路及制备方法

摘要

高抗辐照CMOS半导体集成电路及制备方法，涉及集成电路技术。本发明包括衬底(10)、外延层(11)、p阱和n阱，在p阱和n阱之间有至少一道隔离槽(31)，所述隔离槽(31)贯穿外延层(11)，其底端设置于衬底(10)，隔离槽(31)填充有绝缘介质。本发明增加了寄生双极型晶体管基区的复合，从而减小了增益，也使得环路的增益极大地减小，从而能有效防止闩锁效应的发生。

主权项

高抗辐照CMOS半导体集成电路，包括衬底(10)、外延层(11)、p阱和n阱，其特征在于，在p阱和n阱之间有至少一道隔离槽(31)，所述隔离槽(31)贯穿外延层(11)，其底端设置于衬底(10)，隔离槽(31)填充有绝缘介质。