发明名称 |
一种基于FPGA的SFI4.1装置 |
摘要 |
本发明涉及一种基于FPGA的SFI4.1装置,该装置内用FPGA实现SFI4.1接口,通过SFI4.1接口分别连接FPGA器件与OTN系统中ASIC芯片,在ASIC芯片和FPGA器件上共用参考时钟REFCLK,且数据发送方向的发送时钟均直接采用参考时钟REFCLK,接收方向的接收时钟则直接采用随路时钟处理。本发明实现了高速源同步数据在FPGA器件内部的正确接收与发送,将OIF提出的串并行转换器与成帧器间并行接口(SFI4.1)采用FPGA器件的资源实现,便于在FPGA器件内部对采用SFI4.1传输的10G源同步并行总线信号进行处理,实际使用中增强了系统处理ODU2信号的灵活性,进一步满足了设备的实际要求,同时为今后的源同步接口设计提供技术积累。 |
申请公布号 |
CN101951313A |
申请公布日期 |
2011.01.19 |
申请号 |
CN201010274971.7 |
申请日期 |
2010.09.08 |
申请人 |
烽火通信科技股份有限公司 |
发明人 |
钟永波;陈飞月 |
分类号 |
H04L7/04(2006.01)I;H04B10/12(2006.01)I |
主分类号 |
H04L7/04(2006.01)I |
代理机构 |
北京捷诚信通专利事务所(普通合伙) 11221 |
代理人 |
魏殿绅;庞炳良 |
主权项 |
一种基于FPGA的SFI4.1装置,其特征在于:该装置内用FPGA实现SFI4.1接口,通过SFI4.1接口分别连接FPGA器件与OTN系统中ASIC芯片,在ASIC芯片和FPGA器件上共用参考时钟REFCLK,且数据发送方向的发送时钟均直接采用参考时钟REFCLK,接收方向的接收时钟则直接采用随路时钟处理。 |
地址 |
430074 湖北省武汉市东湖开发区关东科技园东信路5号 |