半导体封装结构及其制造方法

摘要

本发明提供一种半导体封装结构及其制造方法。半导体封装结构包含一基板单元及一第一芯片叠层结构。基板单元包含具有测试垫(test pad)的一电路结构。第一芯片叠层结构包含多个芯片，且各该芯片具有多个直通硅晶栓塞(through silicon plug)。二相邻芯片是通过直通硅晶栓塞达成电性连接，第一芯片叠层结构更电性连接至基板单元，并可通过测试垫对第一芯片叠层结构进行电性测试。本发明所提供的另一半导体封装结构包含一第一半导体芯片及一第二半导体芯片。各该半导体芯片具有用于电性测试的多个测试垫及连接至这些测试垫的多个直通硅晶栓塞。第二半导体芯片是承载于第一半导体芯片上，且二半导体芯片是通过直通硅晶栓塞的一部分彼此电性连接。

主权项

一半导体封装结构，包含：一基板单元，具有形成于其上的一电路结构及定义于其上的一芯片迭置区，该电路结构具有多个焊垫及多个测试垫，各该焊垫设置于该芯片迭置区内且与各该测试垫连接；以及一第一芯片叠层结构，包含多个芯片，各该芯片具有一上表面、与该上表面相对的一下表面以及多个直通硅晶栓塞，这些直通硅晶栓塞设置于这些芯片中以使该上表面与该下表面间相互电性连接，各该直通硅晶栓塞具有自该上表面或该下表面突出的一第一电极，且二相邻芯片的这些直通硅晶栓塞适可分别透过该第一电极电性连接；其中，该第一芯片叠层结构设置于该基板单元的该芯片迭置区，且至少一部分的这些直通硅晶栓塞电性连接至这些焊垫，且这些测试垫排列设置于该芯片迭置区之外。