发明名称 |
带厚栅极氧化层的多次可编程非易失性存储器件 |
摘要 |
根据一个实施例的一种多次可编程(MTP)存储单元,包括浮栅PMOS晶体管、高压NMOS晶体管、以及n阱电容器。浮栅PMOS晶体管包括形成该存储单元第一端子的源极,并包括漏极和栅极。该高压NMOS晶体管包括连接地的源极、连接于PMOS晶体管漏极的延长的漏极、以及形成该存储单元第二端子的栅极。该n阱电容器包括连接于PMOS晶体管栅极的第一端子、以及形成该存储单元第三端子的第二端子。该浮栅PMOS晶体管可存储一逻辑状态。可对存储单元的第一、第二和第三端子施加各种电压的组合以编程、禁止编程、读取和擦除该逻辑状态。 |
申请公布号 |
CN101110268B |
申请公布日期 |
2011.01.19 |
申请号 |
CN200710101379.5 |
申请日期 |
2007.04.20 |
申请人 |
英特赛尔美国股份有限公司 |
发明人 |
A·卡尔尼特斯基;M·丘奇 |
分类号 |
G11C16/04(2006.01)I;G11C16/10(2006.01)I;G11C11/56(2006.01)I;H01L27/115(2006.01)I |
主分类号 |
G11C16/04(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
钱慰民 |
主权项 |
一种多次可编程(MTP)存储单元,包括:浮栅晶体管,包括形成所述存储单元的第一端子的源极、并包括漏极和栅极;高压晶体管,包括源极、连接于所述浮栅晶体管的漏极的延长的漏极、以及形成所述存储单元的第二端子的栅极;以及电容器,包括连接于所述浮栅晶体管的栅极的第一端子、以及形成所述存储单元的第三端子的第二端子;其中所述浮栅晶体管可存储一逻辑状态;以及其中可对所述存储单元的第一、第二和第三端子施加各种电压的组合以编程、禁止编程、读取和擦除由所述浮栅晶体管存储的逻辑状态。 |
地址 |
美国加利福尼亚州 |