一种高速多协议数据传输系统和方法

摘要

本发明公开了嵌入式系统中一种CPU与逻辑模块进行数据传输的系统和方法。所述CPU通过PCI总线与所述逻辑模块相连，所述逻辑模块，包括PCI设备标准接口单元、数据接收接口单元、数据发送接口单元、控制单元、协议处理单元，CPU在需要发送数据时通过PCI总线通知所述逻辑模块从所述CPU在缓存描述符中指定的地址获取数据并发送，向CPU发一个发送中断；所述逻辑模块在接收到数据时，所述协议处理单元对所接收的数据进行协议处理后传输到当前缓存描述符所指向的缓存处，然后向CPU发送一个接收中断。本发明在数据传输过程中，完全不需要CPU的参与，有效的降低了CPU的占用率。

主权项

一种高速多协议数据传输系统，包括CPU模块和逻辑模块两个部分，其特征在于，所述CPU模块通过PCI总线与所述逻辑模块相连，所述CPU模块与所述逻辑模块预先约定缓存描述符，并在所述CPU模块初始化时建立所述缓存描述符链表，所述逻辑模块，包括PCI设备标准接口单元、数据接收接口单元、数据发送接口单元、控制单元、协议处理单元，其中：所述CPU模块在需要发送数据时，在缓存描述符中设置控制字，通过PCI总线经PCI设备标准接口通知所述逻辑模块的控制单元开始发送，所述控制单元通知所述数据发送接口单元从所述CPU模块在缓存描述符中指定的地址获取待发送的数据并发送出去，待发送完成后所述控制单元向所述CPU模块发送一个发送中断；所述逻辑模块在接收到数据时，所述协议处理单元对所述数据接收接口单元所接收的数据进行协议处理，并将协议处理后的数据传输到当前缓存描述符所指向的缓存处，然后向所述CPU模块发送一个接收中断。