发明名称 |
具有高性能及高密度设计的布局架构 |
摘要 |
本发明是有关于一种具有高性能及高密度设计的布局架构,用于一标准单元集成电路。此布局架构包括基板、第一导体、第二导体、第三导体、第四导体、第一元件区、第二元件区、第三元件区、第四元件区。第一元件区配置于基底并邻近第一导体。第二元件区配置于基底并邻近该第一元件区,且位于第二导体下方。第三元件区配置于基底并邻近第二元件区,且位于第三导体下方。第四元件区配置于基底并位于第三元件区与第四导体之间。 |
申请公布号 |
CN101123250B |
申请公布日期 |
2011.01.12 |
申请号 |
CN200610109340.3 |
申请日期 |
2006.08.10 |
申请人 |
智原科技股份有限公司 |
发明人 |
蔡裕文;吴政晃 |
分类号 |
H01L27/02(2006.01)I;H01L23/522(2006.01)I |
主分类号 |
H01L27/02(2006.01)I |
代理机构 |
北京中原华和知识产权代理有限责任公司 11019 |
代理人 |
寿宁;张华辉 |
主权项 |
一种标准单元的布局架构,用于一集成电路,其特征在于其包括:一基底;一第一导体,配置于该基底上,用以传输第一电压;一第二导体,配置于该基底上,用以传输第二电压;一第三导体,配置于该基底上,用以传输第三电压;一第四导体,配置于该基底上,用以传输第四电压;一第一元件区,配置于该基底并邻近该第一导体;一第二元件区,配置于该基底并邻近该第一元件区,且位于该第二导体下方;一第三元件区,配置于该基底并邻近该第二元件区,且位于该第三导体下方;以及一第四元件区,配置于该基底并位于该第三元件区与该第四导体之间;其中所述第一、第二、第三与第四导体相互平行,该第一元件区配置于该第一导体与该第二元件区之间,该第二元件区配置于该第一元件区与该第三元件区之间,该第三元件区配置于该第二元件区与该第四元件区之间。 |
地址 |
中国台湾新竹市科学园区力行三路5号 |