发明名称 |
具有沟槽结构的SOI高压功率器件芯片的制备方法 |
摘要 |
本发明的具有沟槽结构的SOI高压功率器件芯片的制备方法,首先在SOI基板表面开设凹陷区和至少一隔离沟槽,再在凹陷区填充氧化物,并对隔离沟槽和待制备低压器件的局部区域同时进行氧化,使相对于所述隔离沟槽部位的残余顶层硅部分全部被氧化,接着再将隔离沟槽填充满氧化物,随后进行掺杂、淀积在内的一系列处理后分别形成作为高压功率器件和低压器件漏极、源极和栅极的P型区域、N型区域以及栅极区域,随后再淀积一氧化层,使得处于SOI基板的顶层硅两侧的氧化物的厚度接近一致,以形成对称结构,最后再生成分别与各P型区域、N型区域及栅极区域相接触的各金属子区域,由此可形成耐700V以上高压的多器件芯片。 |
申请公布号 |
CN101944505A |
申请公布日期 |
2011.01.12 |
申请号 |
CN201010220360.4 |
申请日期 |
2010.07.06 |
申请人 |
中国科学院上海微系统与信息技术研究所 |
发明人 |
程新红;王中健;俞跃辉;何大伟;徐大伟;夏超 |
分类号 |
H01L21/77(2006.01)I;H01L21/316(2006.01)I |
主分类号 |
H01L21/77(2006.01)I |
代理机构 |
上海光华专利事务所 31219 |
代理人 |
李仪萍 |
主权项 |
一种具有沟槽结构的SOI高压功率器件芯片的制备方法,其特征在于包括步骤:1)在包含底层、氧化夹层和顶层硅的SOI基板表面的相对于待形成的高压功率器件的漂移区的位置和作为器件隔离区的位置,分别同时开设凹陷区和至少一隔离沟槽,其中,凹陷区和隔离沟槽的深度相同,但深度并未触及所述SOI基板的氧化夹层;2)在所述凹陷区填充氧化物;3)对填充了氧化物的结构所具有的隔离沟槽和待制备低压器件的局部区域同时进行氧化,使得相对于所述隔离沟槽部位的残余顶层硅部分全部被氧化;4)再将经过氧化的结构中所具有的隔离沟槽填充满氧化物;5)对已填充满氧化物的结构进行包括掺杂、淀积在内的处理以分别形成作为高压功率器件和低压器件的漏极、源极和栅极的P型区域、N型区域以及栅极区域;6)在已形成P型区域、N型区域及栅极区域的结构的漂移区上方再淀积一氧化层,使得处于所述SOI基板的顶层硅两侧的氧化物的厚度接近一致,以形成对称结构;7)在已形成对称结构的结构上再生成分别与各P型区域、N型区域及栅极区域相接触的各金属子区域,由此形成被隔离沟槽隔离的高压功率器件和低压器件。 |
地址 |
200050 上海市长宁区长宁路865号 |