一种面积紧凑且快速的BCH并行译码方法

摘要

本发明涉及NandFlash型存储设备控制芯片中的一种面积紧凑且快速的BCH并行译码方法，其特征在于：在采用一轮多拍方式迭代运算错误位置多项式过程中，通过状态机控制单元的配置逻辑与状态机相结合来复用有限域GF(213)上的一个混合运算器，该混合运算器由有限域GF(213)上的一个二输入乘法器和一个二输入加法器构成，如果迭代轮数为偶数2k时，该轮需要复用混合运算器2k+1次，如果迭代轮数为奇数2k-1时，该轮需要复用混合运算器3k+3次，其中，k为大于或等于1的整数。本发明在错误位置多项式电路中通过控制面积的方式进行有效的优化，使混合运算器的使用率最大化，但复用率最小化。该方法使得电路实现面积和运算速度之间取得了比较好的平衡，从而能满足不同应用环境的要求。

主权项

一种面积紧凑且快速的BCH并行译码方法，通过BCH并行译码电路来实现读取数据时的纠错，所述BCH并行译码电路主要由伴随式校正子运算电路、错误位置多项式迭代电路和错误地址搜索电路组成，BCH并行译码电路工作在有限域GF(213)上，首先利用伴随式校正子运算电路通过8比特码字同时输入的并行运算来完成伴随式校正子的计算，然后利用错误位置多项式迭代电路通过IBM迭代算法中的一轮多拍方式得到错误位置多项式，最后利用错误地址搜索电路先采用4比特预搜索方法进行错误地址的预搜索处理，然后再送入Chien搜索电路完成错误地址的搜索，从而求解出错误地址和错误图样，并将错误图样与错误地址中的错误数据进行异或运算得到正确的码字，其特征在于：在采用一轮多拍方式迭代运算错误位置多项式过程中，通过状态机控制单元的配置逻辑与状态机相结合来复用有限域GF(213)上的一个混合运算器，该混合运算器由有限域GF(213)上的一个二输入乘法器和一个二输入加法器构成，如果迭代轮数为偶数2k时，该轮需要复用混合运算器2k+1次，如果迭代轮数为奇数2k‑1时，该轮需要复用混合运算器3k+3次，其中，k为大于或等于1的整数。