一种开发系统仿真智能卡芯片RAM随机性的方法

摘要

本发明公开了一种在开发系统中仿真智能卡芯片RAM在上电时随机性的方法，涉及到开发系统与智能卡芯片RAM一致性的仿真领域。开发系统中采用FPGA芯片仿真智能卡芯片，在FPGA芯片中实现了随机数产生模块和RAM模块。当开发系统检测到读卡器下电，随机数产生模块在输入时钟的下降沿产生一个字节随机数，在输入时钟的上升沿将该随机数写入RAM。在读卡器对开发系统再次上电时，开发系统的RAM数据为随机值，与智能卡芯片RAM在读卡器上电时的数据随机情况相同。本发明解决了开发系统与智能卡在下电后RAM数据存在的差异，避免了在使用开发系统时，因RAM数据差异而引起设计失误。

主权项

一种开发系统仿真智能卡芯片RAM随机性的方法，其特征在于开发系统检测到读卡器下电后，对开发系统内部的RAM填充随机数，在读卡器上电时，开发系统的RAM具有和智能卡芯片RAM相同的随机性，RAM填充随机数的步骤如下：1)开发系统检测到读卡器下电后，产生输入时钟信号，同时写使能信号有效；2)在输入时钟信号的每个下降沿产生一个字节随机数，RAM地址同时递增，在输入时钟信号的每个上升沿将产生的随机数写入RAM；3)监测RAM地址，当整个RAM空间填充完成后，停止输入时钟信号，写使能信号无效，完成RAM填充操作。