| 主权项 |
一种提高积体电路之晶片识别码(chip identification code)读取正确率之方法，其中每一积体电路有一晶片识别码，包括：依据该积体电路之该晶片识别码，产生至少一校正资料；依据一编码方式，编码该晶片识别码以及该至少一校正资料，从而得到一晶片编码资料；产生该晶片编码资料于该积体电路上；读取该积体电路上之该晶片编码资料，并利用该晶片编码资料中之该至少一校正资料，解码该晶片编码资料，从而得到一解码资料；判断该解码资料是否等于一既定值；若该解码资料不等于该既定值时，利用该解码资料，校正该晶片编码资料；以及由该晶片编码资料，得到该特定晶片识别码。如申请专利范围第1项所述之提高积体电路之晶片识别码读取正确率之方法，其中该利用该晶片编码资料中之该至少一校正资料，解码该晶片编码资料，从而得到该解码资料之步骤更包括：将该晶片编码资料以及该至少一校正资料进行一逻辑运算，以得到该解码资料。如申请专利范围第2项所述之提高积体电路之晶片识别码读取正确率之方法，更包括：将该晶片编码资料以及该至少一校正资料进行一互斥或(XOR)运算，以得到该解码资料。如申请专利范围第1项所述之提高积体电路之晶片识别码读取正确率之方法，其中该既定值系为0。如申请专利范围第1项所述之提高积体电路之晶片识别码读取正确率之方法，其中该利用该解码资料，校正该晶片编码资料之步骤更包括：依据该解码资料，找到该晶片编码资料中之一错误位元位置；判断该错误位元位置是否等于该校正资料之位元位置之一；以及若是，忽略该错误位元位置之内容。如申请专利范围第5项所述之提高积体电路之晶片识别码读取正确率之方法，更包括：若该错误位元位置不等于该校正资料之位元位置之一时，对该错误位元位置之内容执行一反(NOT)运算以校正该晶片编码资料。如申请专利范围第5项所述之提高积体电路之晶片识别码读取正确率之方法，其中该判断该错误位元位置是否等于该校正资料之位元位置之一之步骤更包括：判断该错误位元位置是否等于2n的位置，其中n为大于或等于0的整数。如申请专利范围第7项所述之提高积体电路之晶片识别码读取正确率之方法，更包括：若该错误位元位置不等于该2n的位置时，对该错误位元位置之内容执行一反(NOT)运算以校正该晶片编码资料。如申请专利范围第1项所述之提高积体电路之晶片识别码读取正确率之方法，其中该产生至少一校正资料之步骤更包括：依据该晶片识别码之位元长度，决定产生之该晶片编码资料之该校正资料之位元总数。如申请专利范围第1项所述之提高积体电路之晶片识别码读取正确率之方法，其中该编码该晶片识别码以及该至少一校正资料之步骤更包括：将该至少一校正资料放置于该晶片编码资料中之一特定位置，以形成该晶片编码资料。如申请专利范围第10项所述之提高积体电路之晶片识别码读取正确率之方法，其中该至少一校正资料系置放于该晶片编码资料中2n的位元位置上，n>＝0，且n的值与该晶片识别码有关。如申请专利范围第1项所述之提高积体电路之晶片识别码读取正确率之方法，其中该晶片编码资料更包括一版别资料，用以指定该晶片识别码以及该至少一校正资料之该编码方式。一种测试方法，用以测试复数批之复数测试晶片，其中每一测试晶片有一晶片识别码，包括：提供每一该等测试晶片一晶片编码资料，其中该晶片编码资料包括该测试晶片之该晶片识别码以及相应该晶片识别码之至少一校正资料；执行一第一测试步骤，并记录对应每一该等测试晶片之该晶片编码资料之测试结果为一第一测试结果；执行一第二测试步骤，并记录对应每一该等测试晶片之该晶片编码资料之测试结果为一第二测试结果；分析该第一以及该第二测试结果，并检查每一该等晶片编码资料，利用该晶片编码资料中之该至少一校正资料，判断该晶片编码资料是否正确；当该晶片编码资料系为不正确时，利用该至少一校正资料，校正该晶片编码资料，从而得到正确之该晶片识别码；以及依据该第一以及该第二测试结果，将该等测试晶片进行分批。如申请专利范围第13项所述之测试方法，更包括：记录该第一以及该第二测试结果于一资料库中。如申请专利范围第13项所述之测试方法，其中该提供每一该等测试晶片该晶片编码资料之步骤更包括：依据每一该等测试晶片之该晶片识别码，产生该至少一校正资料；依据一编码方式，编码该晶片识别码以及该至少一校正资料，从而得到该晶片编码资料；以及产生该晶片编码资料于该测试晶片上。如申请专利范围第13项所述之测试方法，其中该利用该晶片编码资料中之该至少一校正资料，判断该晶片编码资料是否正确之步骤更包括：读取该测试晶片之该晶片编码资料，并利用该晶片编码资料中之该至少一校正资料，解码该晶片编码资料，从而得到一解码资料；判断该解码资料是否等于一既定值；以及若该解码资料不等于该既定值时，利用该解码资料，校正该晶片编码资料。如申请专利范围第16项所述之测试方法，其中该利用该晶片编码资料中之该至少一校正资料，解码该晶片编码资料，从而得到该解码资料之步骤更包括：将该晶片编码资料以及该至少一校正资料进行一逻辑运算，以得到该解码资料。如申请专利范围第17项所述之测试方法，更包括：将该晶片编码资料以及该至少一校正资料进行一互斥或(XOR)运算，以得到该解码资料。如申请专利范围第17项所述之测试方法，其中该利用该解码资料，校正该晶片编码资料之步骤更包括：依据该解码资料，找到该晶片编码资料中一错误位元位置；判断该错误位元位置是否等于该校正资料之位元位置之一；以及若是，忽略该错误位元位置之内容。如申请专利范围第19项所述之测试方法，更包括：若该错误位元位置不等于该校正资料之位元位置之一时，对该位元位置之内容执行一反(NOT)运算，以校正该晶片编码资料。如申请专利范围第19项所述之测试方法，其中该判断该错误位元位置是否等于该校正资料之位元位置之一之步骤更包括：判断该错误位元位置是否等于2n的位置，其中n为大于或等于0的整数。如申请专利范围第21项所述之测试方法，更包括：若该错误位元位置不等于该2n的位置时，对该位元位置之内容执行一反(NOT)运算，以校正该晶片编码资料。如申请专利范围第15项所述之测试方法，其中该编码该晶片识别码以及该至少一校正资料之步骤更包括：将该至少一校正资料放置于该晶片编码资料中之一特定位置，以形成该晶片编码资料。如申请专利范围第13项所述之测试方法，其中该晶片编码资料更包括一版别资料，用以指定该晶片识别码以及该至少一校正资料之一编码方式。 |
