| 主权项 |
一种液晶显示器之画素阵列，其包括M条资料线、N条扫描线以及与该些资料线与该些扫描线电性连接且阵列排列的多个画素结构，其中每一画素结构相对两侧分别邻近一第一资料线与一第二资料线，每一画素结构包括：一开关元件，与一第一扫描线以及该第一资料线电性连接；至少一主画素电极以及至少一次画素电极，分别与该开关元件电性连接；一第一电容耦合电极图案，其与该至少一主画素电极电性连接且与该至少一次画素电极产生电容耦合，其中该第一电容耦合电极图案邻近该第一资料线设置；一第二电容耦合电极图案，其与该至少一主画素电极电性连接且与该至少一次画素电极产生电容耦合，其中该第二电容耦合电极图案邻近第二资料线设置；以及至少一共用线，设置于该至少一主画素电极以及该至少一次画素电极的下方，其中该第一电容耦合电极图案与该第二电容耦合电极图案不跟该共用线重叠。如申请专利范围第1项所述之液晶显示器之画素阵列，其中该至少一共用线包括：一第一共用线，设置于该至少一主画素电极以及该至少一次画素电极的下方；以及一第二共用线，设置于该至少一主画素电极以及该至少一次画素电极的下方，其中该第一共用线与该第二共用线平行设置。如申请专利范围第2项所述之液晶显示器之画素阵列，更包括：至少一第一上电极图案，设置于该第一共用线与该至少一主画素电极及该至少一次画素电极之间，并且与该至少一主画素电极及该至少一次画素电极其中之一电性连接；以及至少一第二上电极图案，设置于该第二共用线与该至少一主画素电极及该至少一次画素电极之间，并且与该至少一主画素电极及该至少一次画素电极的其中之一电性连接。如申请专利范围第3项所述之液晶显示器之画素阵列，其中该第二上电极图案与该第一电容耦合电极图案连接。如申请专利范围第1项所述之液晶显示器之画素阵列，其中该开关元件包括一多汲极薄膜电晶体。如申请专利范围第1项所述之液晶显示器之画素阵列，其中该至少一主画素电极以及该至少一次画素电极具有锯齿状边缘。如申请专利范围第1项所述之液晶显示器之画素阵列，其中该至少一主画素电极包括一第一子画素电极与一第二子画素电极，且该至少一次画素电极位于该第一子画素电极与该第二子画素电极之间。一种液晶显示器之画素阵列，其包括M条资料线、N条扫描线以及与该些资料线与该些扫描线电性连接且阵列排列的多组画素结构，其中每一组画素结构相对两侧分别邻近一第一资料线与一第二资料线，每一组画素结构包括：一第一画素结构，其包括：一第一开关元件，其与一第一扫描线电性连接，且与该第一资料线电性连接；至少一第一主画素电极以及至少一第一次画素电极，其与该第一开关元件电性连接；一第一电容耦合电极图案，其与该至少一第一主画素电极电性连接且与该至少一第一次画素电极产生电容耦合，其中该第一电容耦合电极图案邻近该第一资料线设置；一第二电容耦合电极图案，其与该至少一第一主画素电极电性连接且与该至少一第一次画素电极产生电容耦合，其中该第二电容耦合电极图案邻近该第二资料线设置；一第一共用线，设置于该至少一第一主画素电极以及该至少一第一次画素电极的下方；一第二共用线，设置于该至少一第一主画素电极以及该至少一第一次画素电极的下方，其中该第一共用线与该第二共用线平行设置，其中该第一电容耦合电极图案与该第二电容耦合电极图案不跟该第一共用线与该第二共用线重叠；一第二画素结构，其包括：一第二开关元件，其与一第二扫描线电性连接，且与该第一资料线及该第二资料线的其中之一电性连接；至少一第二主画素电极以及至少一第二次画素电极，其与该第二开关元件电性连接；一第三电容耦合电极图案，其与该至少一第二主画素电极电性连接且与该至少一第二次画素电极产生电容耦合，其中该第三电容耦合电极图案邻近该第一资料线设置；一第四电容耦合电极图案，其与该至少一第二主画素电极电性连接且与该至少一第二次画素电极产生电容耦合，其中该第四电容耦合电极图案邻近该第二资料线设置；一第三共用线，设置于该至少一第二主画素电极以及该至少一第二次画素电极的下方；以及一第四共用线，设置于该至少一第二主画素电极以及该至少一第二次画素电极的下方，其中该第三共用线与该第四共用线平行设置，其中该第三电容耦合电极图案与该第四电容耦合电极图案不跟该第三共用线与该第四共用线重叠。如申请专利范围第8项所述之液晶显示器之画素阵列，其中该第一开关元件所在的位置与该第二开关元件所在的位置彼此对齐。如申请专利范围第9项所述之液晶显示器之画素阵列，其中该第一开关元件与该第二开关元件分别位于所在画素结构的角落区域。如申请专利范围第10项所述之液晶显示器之画素阵列，其中位于所在画素结构的角落区域该第一开关元件与该第二开关元件皆与该第一资料线电性连接。如申请专利范围第10项所述之液晶显示器之画素阵列，其中位于所在画素结构的角落区域该第一开关元件与该第一资料线电性连接，且该第二开关元件与该第二资料线电性连接。如申请专利范围第12项所述之液晶显示器之画素阵列，更包括一补偿线，其与该第一开关元件电性绝缘，且自该第一开关元件延伸至该第二资料线并与该第二资料线电性连接。如申请专利范围第9项所述之液晶显示器之画素阵列，其中该第一开关元件与该第二开关元件分别位于所在画素结构邻近相对应扫描线之一侧边的中间区域。如申请专利范围第14项所述之液晶显示器之画素阵列，更包括：一第一补偿线，其与该第一开关元件电性绝缘，且自该第一开关元件延伸至该第二资料线并与该第二资料线电性连接；一第二补偿线，其与该第二开关元件电性绝缘，且自该第二开关元件延伸至该第一资料线并与该第一资料线电性连接。如申请专利范围第8项所述之液晶显示器之画素阵列，其中该第一开关元件所在的位置与该第二开关元件所在的位置彼此交错。如申请专利范围第8项所述之液晶显示器之画素阵列，更包括：至少一第一上电极图案，设置于该第一共用线与该至少一第一主画素电极及该至少一第一次画素电极之间，并且与该至少一第一主画素电极及该至少一第一次画素电极其中之一电性连接；至少一第二上电极图案，设置于该第二共用线与该至少一第一主画素电极及该至少一第一次画素电极之间，并且与该至少一第一主画素电极及该至少一第一次画素电极的其中之一电性连接；至少一第三上电极图案，设置于该第三共用线与该至少一第二主画素电极及该至少一第二次画素电极之间，并且与该至少一第二主画素电极及该至少一第二次画素电极其中之一电性连接；以及至少一第四上电极图案，设置于该第四共用线与该至少一第二主画素电极及该至少一第二次画素电极之间，并且与该至少一第二主画素电极及该至少一第二次画素电极的其中之一电性连接。如申请专利范围第17项所述之液晶显示器之画素阵列，其中该第二上电极图案与该第一电容耦合电极图案连接，且该第四上电极图案与该第三电容耦合电极图案连接。如申请专利范围第8项所述之液晶显示器之画素阵列，其中该第一开关元件以及该第二开关元件分别为多汲极薄膜电晶体。如申请专利范围第8项所述之液晶显示器之画素阵列，其中该至少一第一主画素电极、该至少一第一次画素电极、该至少一第二主画素电极、该至少一第二次画素电极皆具有锯齿状边缘。如申请专利范围第8项所述之液晶显示器之画素阵列，其中该至少一第一主画素电极包括一第一子画素电极与一第二子画素电极，且该至少一第一次画素电极位于该第一子画素电极与该第二子画素电极之间。如申请专利范围第8项所述之液晶显示器之画素阵列，其中该至少一第二主画素电极包括一第三子画素电极与一第四子画素电极，且该至少一第二次画素电极位于该第三子画素电极与该第四子画素电极之间。 |
