| 摘要 |
<p>Le dispositif (1) du circuit intégré permet de sauvegarder la configuration de terminaux de sortie (O, SP) dudit circuit intégré dans un mode basse consommation. Pour ce faire, le dispositif comprend plusieurs unités à décalage de niveau de tension (2, 2', 2", 2"') et un étage de sortie (3) relié à chaque sortie des unités à décalage du niveau et relié à au moins une plage de contact externe (SP) dudit circuit intégré. Chaque unité à décalage du niveau comprend un étage d'entrée alimenté sous une tension régulée interne (VREC) et une partie de transfert d'un état d'une fonction spécifique en sortie, qui est alimentée sous une tension d'alimentation (VDD) du circuit intégré. Chaque unité à décalage de niveau comprend également une cellule mémoire en sortie alimentée par la tension d'alimentation, pour mémoriser l'état de sortie d'une fonction spécifique de l'unité à décalage de niveau dans un mode de repos du circuit intégré où la tension régulée est coupée.
</p> |
